SHARC處理器的起源和演進(jìn)

　　ADSP-2146x架構平衡考慮

　　由于A(yíng)DSP-2146x系列處理器可以提供2.7GFlops的內核運算性能，存儲器密集系統的設計師面臨的主要挑戰是管理來(lái)去各種存儲器和外設子系統的數據傳送。如果在設計階段沒(méi)有考慮這些要求，內核可能由于較慢的大容量存儲器而被迫等待新的數據進(jìn)行處理，或由于多個(gè)系統資源存取相同存儲區域而導致內核死機。為了盡量減小這些潛在的瓶頸，ADSP-2146x系列內置了最多達67個(gè)直接存儲器存取(DMA)通道用于外設和內存之間的數據傳送。同時(shí)集成了工作頻率達內核時(shí)鐘頻率一半的16位DDR2接口，使得用于存儲密集型應用時(shí)的性能最大。這種內核與外部存儲器之間的1:1時(shí)鐘比例極大地促進(jìn)了數據的快速傳送，并且開(kāi)銷(xiāo)很小，還能支持其它功能，比如從外部存儲器中直接執行代碼。

　　內部SRAM資源增加到了5Mb，這是所有SHARC處理器中最大的存儲器容量。連接內核的帶寬仍是7.2GBps，因此保證了內部運算任務(wù)的高速執行。這種存儲器在架構上被劃分為4個(gè)不連續模塊(模塊0-模塊3)，允許從多個(gè)系統資源同時(shí)進(jìn)行零開(kāi)銷(xiāo)訪(fǎng)問(wèn)。

　　為了進(jìn)一步優(yōu)化存儲器的使用，ADI開(kāi)發(fā)出了名為VISA(可變指令集架構)的內核增強特性。到第三代處理器為止的所有SHARC用的都是48位的固定指令長(cháng)度。對于經(jīng)常使用的指令來(lái)說(shuō)，這會(huì )導致非最優(yōu)的PM代碼存儲器使用。這些指令經(jīng)過(guò)優(yōu)化，去除了操作碼中的冗余位，產(chǎn)生了新的16位和32位寬指令。程序序列發(fā)生器經(jīng)過(guò)更新以識別這些新的優(yōu)化指令，從而使PM代碼效率提高近20%。為了實(shí)現后向兼容，VISA模式是源代碼編譯器的一個(gè)選項，這意味著(zhù)希望保持二進(jìn)制代碼兼容性的用戶(hù)可以繼續使用原來(lái)的48位方法學(xué)。

　　所有上述架構增強特性都使系統開(kāi)發(fā)人員能以最佳的、用戶(hù)友好的方式充分利用ADSP-2146x的高性能資源。

　　性能可擴展性

　　ADSP-2146x系列處理器能為系統開(kāi)發(fā)人員選擇滿(mǎn)足系統成本和性能要求的處理器提供最大的靈活性。這個(gè)系列中的所有成員采用相同大小的內部SRAM存儲器，允許開(kāi)發(fā)人員保持單一的軟件架構，但可以通過(guò)選擇較少外設或較低性能指標的處理器來(lái)優(yōu)化系統成本。

　　對于要求的性能超出單個(gè)處理器的系統，ADI公司再次引入了鏈路口技術(shù)，以支持可擴展的多處理器平臺開(kāi)發(fā)。共有兩個(gè)鏈路口可用于處理器間通信，每個(gè)端口8位寬，工作頻率可達166MHz。這些雙向端口可以被編程為發(fā)送或接收，不需要外部邏輯，還能用作處理器的引導結構。

　　智能集成

　　隨著(zhù)信號處理系統越來(lái)越復雜和成本壓力的不斷增加，處理器開(kāi)發(fā)團隊一直在努力利用創(chuàng )新的外設和加速器集成方法提高DSP內核子系統的性能。

　　如前所述，ADSP-2146x采用領(lǐng)先的創(chuàng )新集成進(jìn)一步增強了性能，包括FIR/IIR/FFT加速器、高帶寬DDR2接口和鏈路口。

　　除了已經(jīng)成為最新SHARC處理器上標準配置的8信道ASRC、SPDIF收發(fā)器和串行通信接口(SPORT、UART、SPI、TWI)外，市場(chǎng)關(guān)注的一些增強功能也增加進(jìn)了ADSP-2146x系列產(chǎn)品中。