SHARC處理器的起源和演進(jìn)
——
作者：Paul Wheeler GP-DSP部日本區域總監
時(shí)間：2009-09-25
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
SHARC內核能夠在一個(gè)周期內以高達40MHz的速度執行計算，并且增加了I/O處理器，能夠在不增加任何內核開(kāi)銷(xiāo)的條件下，在外設和雙端口4Mb SRAM存儲器之間高速傳輸數據。
本文引用地址：http://dyxdggzs.com/article/98491.htm為了進(jìn)一步提高最終用戶(hù)的系統性能和可擴展性，ADI設計團隊著(zhù)手創(chuàng )建允許多處理器系統能共享數據并且開(kāi)銷(xiāo)很小的機制。在外部端口邏輯中增加了一個(gè)簇總線(xiàn)控制器，可以無(wú)縫地進(jìn)行處理器間的并行數據通信，每個(gè)簇最多可以有6個(gè)處理器。這種突破性技術(shù)允許系統架構師以高達240MBps的帶寬從主處理器向指定從處理器的內存直接傳送大量數據，或使用廣播模式向簇中的所有從器件直接發(fā)送數據。
使用ADI的鏈路端口專(zhuān)利技術(shù)還能實(shí)現處理器間的高速通信。每個(gè)ADSP-21060集成了6個(gè)獨立的鏈路端口用于點(diǎn)到點(diǎn)通信，因此可以實(shí)現額外的240MBps的I/O帶寬。
由于具有這種真正平衡的架構和擴展功能，SHARC處理器被廣泛用于運算強度大的應用，如醫療成像、軍事雷達和電子游戲機。
評論