IC設計困難重重 EDA廠(chǎng)商鼎力相助

IC設計產(chǎn)業(yè)發(fā)展迅速，但同時(shí)也遇到了越來(lái)越多的挑戰。特別是產(chǎn)品上市時(shí)間的壓力，迫使工程師必須考慮選擇更高效的EDA工具，以從煩瑣的工作當中解脫出來(lái)，并盡量使產(chǎn)品實(shí)現一次性成功。對此，在綜合、優(yōu)化、驗證、仿真和布局布線(xiàn)等方面各具優(yōu)勢的EDA廠(chǎng)商紛紛推出新技術(shù)和產(chǎn)品，以幫助設計工程師解決難題。

構建完整的綜合系統
作為近兩年發(fā)展迅速的EDA公司，Magma憑借其設計工具整合的環(huán)境、創(chuàng )新的架構和方法優(yōu)勢，越來(lái)越受到IC設計廠(chǎng)商的歡迎。傳統的EDA工具流程前端和后端的迭代次數難以預測，這樣就延長(cháng)了設計周期。Magma的Blast Create則可實(shí)現完整的原型建立，從而更早地預見(jiàn)芯片性能，縮短設計周期。據Magma工程師介紹，Blast Create是Magma從RTL到GDSⅡ解決方案的關(guān)鍵部分，它使得設計師能對RTL級代碼進(jìn)行綜合、觀(guān)察、評估，改善其代碼質(zhì)量、設計約束和設計可測性，并且通過(guò)SVP技術(shù)建立精確的設計原型進(jìn)行布局規劃，可很好地完成前端設計和后端設計的連接。
Cadence公司一直大力倡導IC產(chǎn)業(yè)鏈上各公司間的開(kāi)放式合作，以共同解決在產(chǎn)品設計和制造過(guò)程中遇到的軟/硬件協(xié)同開(kāi)發(fā)、多重數據庫的巨大成本、IP質(zhì)量、信號完整性以及低功耗等難題。在前不久舉辦的第三屆Cadence亞太技術(shù)巡展（ACTS 2004）上，Cadence全面介紹了為解決以上問(wèn)題所推出的最新方案。其中，為實(shí)現及時(shí)、硅精確的全定制設計，Cadence提供了Virtuoso定制設計平臺，它是一個(gè)面向快速和硅精確設計的綜合系統。它包括多模式模擬、加速的版圖設計、高級硅分析以及一個(gè)全芯片集成環(huán)境，把自頂向下設計的速度與自底向上設計的硅精確性完美地結合在一起，可運用于模擬、射頻、混合信號及全定制數字設計等領(lǐng)域。

驗證——芯片研發(fā)的關(guān)鍵
在提升芯片設計能力的同時(shí)，對芯片功能驗證的要求也相應提高。據統計，在芯片項目研發(fā)中，60%~70%的時(shí)間花在功能驗證上。所以獲取全新、高效的驗證方法和建立完善的驗證環(huán)境已變得越來(lái)越重要。在此方面，Verisity公司提出了完整的驗證解決方案——VPA（驗證過(guò)程自動(dòng)化）。此方案可以使設計者的設計驗證從模塊級、芯片級到系統級的過(guò)程完全自動(dòng)化。包括驗證計劃的制定、系統模型的TLM開(kāi)發(fā)、RTL模塊級和系統級的驗證以及整個(gè)驗證過(guò)程的管理。
在進(jìn)行模塊級驗證時(shí)，以往都是采用手動(dòng)方式進(jìn)行，而手動(dòng)驗證只適用于簡(jiǎn)單、小規模的設計，而且只能檢測到事先假想情況下的缺陷，而一旦設計規模較大，很多缺陷往往無(wú)法被發(fā)現，使得驗證效率降低。如果采用自動(dòng)驗證方式，情況就不同了，它可以很好地解決復雜設計當中由于狀態(tài)空間過(guò)大而引起的缺陷檢測丟失問(wèn)題。Verisity提出的CDV（Coverage-Driven Verification）思想即是這樣一種模塊級驗證方法。CDV可縮短驗證時(shí)間，由工具自動(dòng)完成驗證點(diǎn)和向量的確定工作，從而使驗證人員從繁雜的任務(wù)當中解脫出來(lái)，明顯提高了驗證效率。
模塊級驗證完成之后要進(jìn)行芯片級和系統級驗證。這是一個(gè)相當復雜的過(guò)程，所以實(shí)現軟硬件協(xié)同處理非常必要，而且要盡可能重用模塊級驗證已使用過(guò)的驗證環(huán)境。據Verisity工程師介紹，通過(guò)eVC（e Verification Component）和eRM（e Reuse Methodology）即可搭建有效的可重用驗證環(huán)境。作為驗證環(huán)境中的IP，eVC不僅可以重復使用，而且是可配置的，具有即插即用功能。Verisity目前可提供PCI-Express、AXI、AHB和USB等接口eVC，以及UART和CPU等I/O模塊eVC。eRM方法學(xué)則可確保eVC具有互操作性、可擴展性和可重用性。目前，包括華為和中興在內的多家國內外廠(chǎng)商都已采用了Verisity的驗證方案，取得了良好的效果。
一個(gè)系統可能涉及電子、電力電子、機械、液壓和控制等各種不同的技術(shù)領(lǐng)域。如何認識各領(lǐng)域之間的相互作用，在設計初期就盡早發(fā)現問(wèn)題，并得到一個(gè)符合生產(chǎn)實(shí)際、符合質(zhì)量管理的設計就成為系統設計人員面臨的最大難題。Synopsys的Saber軟件則可解決上述問(wèn)題。功能強大的原理圖輸入、仿真分析、波形顯示分析、模型庫、建模語(yǔ)言、建模功能再加上先進(jìn)的布局布線(xiàn)設計使Saber可應用于各種設計中。Saber的架構和獨特的模型交換能力提供了功能強大、穩健的仿真工具，能夠處理所有的仿真需求。無(wú)論在進(jìn)行混合信號、混合技術(shù)、自上而下或自下而上的設計還是驗證方面，Saber都是比較理想的選擇。
在SoC的設計中，不僅有硬件邏輯本身的驗證要求，還包括系統接口和應用軟件的驗證。目前，使用FPGA搭建的原型系統(Prototyping System)是一種比較理想的解決辦法。原型系統中大量使用的是FPGA，Synplicity公司在FPGA設計領(lǐng)域擁有一定優(yōu)勢。Certify是Synplicity專(zhuān)門(mén)用于進(jìn)行ASIC的FPGA驗證的開(kāi)發(fā)工具。由于把BEST綜合算法及原型驗證的先進(jìn)性，如快速分割技術(shù)和最終的FPGA結構結合起來(lái)，Certify可以確保得到最佳的RTL原型驗證的性能。這也是業(yè)界少有的一個(gè)能夠同時(shí)做多個(gè)FPGA之間時(shí)延分析和綜合的ASIC原型驗證工具。和傳統的ASIC開(kāi)發(fā)流程相比，使用Certify可以使驗證更容易，縮短驗證的時(shí)間，提高驗證的性能，使產(chǎn)品更快的推向市場(chǎng)（見(jiàn)圖1）。
為了將系統驗證工作的時(shí)間和成本降低，Synplicity提出了原型驗證軟件+原型驗證板這樣一種特別的組合來(lái)發(fā)揮原型系統的最大作用。原型系統板廠(chǎng)商HARDI Electronics的高性能HAPS原型板可與Synplicity的Certify原型驗證工具協(xié)同工作，更好地完成系統驗證工作。

結構化ASIC前途看好
據預測，采用深亞微米工藝加工的新一代IC產(chǎn)品的工程費用將上漲60%，制造成本上漲40%，而NRE/掩膜成本上漲幅度將達到100%。傳統的ASIC和FPGA在成本或性能方面各具優(yōu)勢，但面對更高性能及低成本要求的新一代芯片來(lái)說(shuō)，這兩種方案還是難以完全滿(mǎn)足要求，由此，結構化（Structured）ASIC應運而生。結構化ASIC在縮短產(chǎn)品上市時(shí)間和降低成本方面都要優(yōu)于傳統的ASIC和FPGA，它像存儲器和微控制器一樣，融入了硬核編碼功能，采用了定制化的金屬層子集，通過(guò)其靈活性和較低的NRE，結構化ASIC可以為標準單元的ASIC提供更多的特征性能。
Magma的Blast SA即是一個(gè)完整的由RTL到結構化ASIC流程的解決方案。其中，由RTL到Placed由Blast Create SA實(shí)現，而從映射排列表到GDS則由Blast Fusion SA提供。據Magma工程師介紹，Blast SA具有統一的執行流和標準ASIC設計流，它可實(shí)現類(lèi)FPGA的映射和經(jīng)檢驗的ASIC的布局和布線(xiàn)。同時(shí)，Blast SA還提供了到標準單元的簡(jiǎn)單可行的移植路徑和更好的QoR（Quality of Results）。
目前，有多家廠(chǎng)商正在開(kāi)展結構化ASIC的研發(fā)工作，如Virage Logic、FARADAY、eASIC和FLEXTRONICS等，Magma已開(kāi)始與這些公司合作，為它們提供結構化ASIC的設計工具。FARADAY副總裁Hsin Wang談到：“我們非常高興將Magma的設計工具融入FARADAY的MPCA設計方案當中，它使我們產(chǎn)品的性能和運行時(shí)間得到了極大的改善?！薄?br/>