<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 消費電子 > 設計應用 > 單斷PECL與差分PECL的互連

單斷PECL與差分PECL的互連

作者: 時(shí)間:2001-07-04 來(lái)源: 收藏

正射極耦合邏輯(PECL)是成幀器高速I/O的標準邏輯電平,這種輸出方式耗電較大,為降低功耗需采用一些間接的解決方案。Maxim推出的MAX3881、MAX3891復用/解復用器的并行通道采用單端PECL I/O,可有效解決上述問(wèn)題,但在單端與差分接口之間連接時(shí)需注意未使用的I/O端必須適當連接。

本文引用地址:http://dyxdggzs.com/article/3047.htm

MAX3891具有單端PECL輸入,與差分PECL輸出的成幀器連接時(shí),成幀器不用的輸出必須加終端匹配,在不用的反相輸出端接匹配電阻使差分輸出負載趨于平衡,減小輸出偏差。MAX3881內部帶有與圖2相同的自適應放大器,通過(guò)確定PECL擺幅的共模電壓設置單端數據輸入的0/1判決門(mén)限。

1提供了一種通用的接口連接,選擇適當的上拉、下拉電阻確保戴維南等效電源的內阻為50Ω、電壓為(Vcc - 2V)??蓞⒖枷率皆O置上拉、下拉電阻:

上拉電阻 = 50 x Vcc / (Vcc - 2V);下拉電阻 = 25 x Vcc

Vcc = 3.3V時(shí),上拉電阻= 127Ω,下拉電阻= 82.5Ω。建議選用精度為1%的電阻,以減小數據線(xiàn)之間的非平衡度。未選用的數據輸出端(反相端)匹配電阻應使該端輸出約14mA的直流。PECL共模電壓的典型值為Vcc - 1.3V,為輸出14mA電流,匹配電阻應為:(Vcc-1.3V/14mA,Vcc = 3.3V時(shí),終端電阻為143Ω。

當單端PECL輸出的MAX3881與差分PECL輸入的成幀器芯片連接時(shí),未使用的成幀器芯片輸入端必須驅動(dòng)在MAX3881 PECL輸出擺幅的共模電壓。當IN+ > IN-時(shí),成幀器判定為邏輯“1”;IN+ < IN-時(shí),判定為邏輯“0”。如果不用的輸入端IN-未被設置在適當的電平,將導致較大的誤碼率。MAX3881具有差分PCLKO輸出,采用圖2電路確定PECL擺幅的共模電壓并驅動(dòng)成幀器未使用的輸入端。圖2電路提供的方案可跟蹤任何由于溫度、電源電壓的變化所導致的PCLKO共模電壓的偏移。同樣,選擇上拉、下拉電阻使戴維南等效電源的內阻為50Ω、電壓為(Vcc - 2V)。Vcc = 3.3V時(shí),上拉電阻為127Ω,下拉電阻為82.5Ω。

另一解決方案是用電阻分壓網(wǎng)絡(luò )提供直流參考電壓,如圖3。該電路無(wú)法跟蹤PECL共模電壓的偏移,距理想參數有一定偏差。圖中濾波電容可減小因串擾或耦合引入的噪聲,該方案會(huì )在恢復信號中產(chǎn)生PWD(脈寬失真),使輸入級的最小建立時(shí)間和保持時(shí)間增大。

當MAX3881與差分輸入成幀器連接時(shí),由于這些輸入端直接影響輸入級的0/1判決門(mén)限(圖4),如果未使用的輸入端沒(méi)有設置在適當的直流電平,將使輸入數據產(chǎn)生脈寬失真。

為避免建立時(shí)間和保持時(shí)間的影響,需計算輸入信號的PWD以便對建立時(shí)間和保持時(shí)間作相應的調節。假設在最差情況下,MAX3881的PECL輸出上升時(shí)間與下降時(shí)間為1ns(20~80%),輸出擺幅最小值為530mVp-p,則:

設共模電壓偏離(Vcc - 1.3V)的最大值為±150mV,則信號的最大PWD為:

由上式可知:為避免建立時(shí)間和保持時(shí)間的影響,應使建立時(shí)間和保持時(shí)間延長(cháng)377ps。

值得注意的是以上計算基于最差的條件,特別是數據通過(guò)眼圖中心的斜率以20~80%的電壓擺幅除以20~80%的上升時(shí)間或下降時(shí)間進(jìn)行估算,而通??拷鼣祿行奶幍男甭室h遠高于頂部或底部的斜率,這將使電壓偏差產(chǎn)生的PWD大大減小?!?/font>



關(guān)鍵詞:

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>