16個(gè)信號源設計匯總，包括無(wú)線(xiàn)電、DDS等

　　信號發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號的設備。在測量各種電信系統或電信設備的振幅特性、頻率特性、傳輸特性及其它電參數時(shí)，以及測量元器件的特性與參數時(shí)，用作測試的信號源或激勵源。

　　無(wú)線(xiàn)電導航數字信號源的系統設計，完整參考方案

　　本無(wú)線(xiàn)電導航數字信號源總體設計思想采用直接數字頻率合成器(DDS)技術(shù)，設計精確的時(shí)鐘參考源精度、頻率和相位累加器字長(cháng)和正弦波函數表，實(shí)現研制技術(shù)要求的輸出頻率變化范圍、頻率變化步長(cháng)和頻率精度的調制正弦信號形式。

　　基于DDFS的程控音頻儀器測試信號源設計

　　文中介紹一種基于DDFS(直接頻率合成)技術(shù)的可編程音頻儀器測試信號源設計。該系統采用單片機作為控制器，以FPGA(現場(chǎng)可編程門(mén)陣列)作為信號源的主要平臺，利用DDFS技術(shù)產(chǎn)生一個(gè)按指數衰減的頻率可調正弦衰減信號。

　　石英晶體測試系統中DDS信號源設計

　　針對π網(wǎng)絡(luò )石英晶體參數測試系統，采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵信號。該測試系統相對于傳統的PC機測試系統具有設備簡(jiǎn)單、操作方便，較之普通單片機測試系統又具有資源豐富、運算速度更快等優(yōu)點(diǎn)。該系統將以其小巧、快速、操作方便、等優(yōu)點(diǎn)被廣泛采用。

　　基于A(yíng)T89LV51控制的DBPL編碼信號的信號源系統

　　本文設計了一種基于A(yíng)T89LV51單片機控制的DBPL編碼信號的信號源系統，能夠產(chǎn)生DBPL編碼信號;同時(shí)設計了系統的電源管理模塊，保證系統的正常供電。

　　基于DDS IP核及Nios II的可重構信號源設計

　　本文以全數字頻率合成技術(shù)——直接數字頻率合成技術(shù)(DDS)為理論依據，利用先進(jìn)的片上可編程技術(shù)在一塊FPGA芯片上實(shí)現了DDS IP核功能，并將該DDS IP核與Nios II處理器核以及其它外設封裝到一起，做成一個(gè)片上系統，大大簡(jiǎn)化了電路的設計難度。

　　DSP和DDS的三維感應測井高頻信號源實(shí)現

　　本文采用數字直接合成技術(shù)，采用專(zhuān)用集成芯片AD9834作為信號產(chǎn)生模塊，由ADSP21992來(lái)作為控制器來(lái)完成整個(gè)系統的設計。利用此方法不僅克服了外搭分立元件的干擾，而且AD9834內部有D/A轉換器，縮小了信號源的體積，從而滿(mǎn)足了測井儀器的要求。

　　基于TMS320F2812的變頻調壓功率信號源設計

　　本文介紹應用于儀器和設備測試的高精度寬頻率功率信號源的設計。傳統的功率信號源一般采用線(xiàn)性電源或模擬控制的功率開(kāi)關(guān)變換電源。隨著(zhù)高性能DSP控制器的出現，使采用數字化控制的功率開(kāi)關(guān)變換電源作為功率信號源成為可能，這有利于提高系統的集成化水平和控制功能。

　　基于DDS跳頻信號源的設計與實(shí)現

　　本文所設計的DDS，結構簡(jiǎn)單、硬件資源占用率少，且產(chǎn)生頻率相對準確。根據對所需跳頻信號精確度要求的不同，合理配置參數，協(xié)調硬件資源與頻率準確之間的矛盾關(guān)系，最終實(shí)現跳頻系統的最優(yōu)配置。

　　基于DDS+PLL的X—Band信號源設計

　　本文將DDS和PLL技術(shù)結合起來(lái)，采用DDS直接激勵PLL的混合頻率合成方案完成了X波段微波變頻信號源的設計，一定程度上解決了頻率分辨率、頻率轉換速度和相位噪聲的問(wèn)題，并完成了實(shí)機研制、系統聯(lián)調試驗和測試。結果表明，輸出信號的頻譜和相噪特性良好，達到了預期的要求。

　　基于FPGA的DDS+DPLL跳頻信號源設計

　　本文主要研究了一種基于FPAG、自頂向下、模塊化、用于頻率綜合器的全數字鎖相環(huán)設計方法。應用Verilog硬件描述語(yǔ)言使設計更加靈活，不僅縮短了設計周期，而且可實(shí)現復雜的數字電路系統。

　　基于DSP和DDS的三維感應測井高頻信號源實(shí)現

　　本文采用數字直接合成技術(shù)，采用專(zhuān)用集成芯片AD9834作為信號產(chǎn)生模塊，由ADSP21992來(lái)作為控制器來(lái)完成整個(gè)系統的設計。利用此方法不僅克服了外搭分立元件的干擾，而且AD9834內部有D/A轉換器，縮小了信號源的體積，從而滿(mǎn)足了測井儀器的要求。

　　基于FPGA的高精度信號源的設計

　　本文的創(chuàng )新點(diǎn)為對DDFS設計進(jìn)行優(yōu)化，充分利用Cyclone II系列FPGA的片上資源，產(chǎn)生了最高頻率可達9.312 5 MHz.最低頻率分量及頻率分辨率低至MHz量級的正弦信號。

　　遙測艙信號源的設計與實(shí)現

　　本文給出一種基于FPGA的遙測艙信號源的設計方案及其實(shí)現方法。實(shí)踐證明，該設計與實(shí)現方法具有獨特的創(chuàng )意，這種信號源不僅性能穩定，而且具有較好的靈活性，滿(mǎn)足使用要求。

　　基于A(yíng)D9959的多體制雷達信號源的設計

　　本文設計的多體制雷達信號源是以ADI公司的AD9959為核心，結合FPGA控制電路、信號放大電路構成的。系統可以同時(shí)輸出4路相參的信號，頻率范圍為10～150 MHz，每路輸出可以單獨控制也可以整體控制，用戶(hù)可以通過(guò)PC機對系統輸出的信號參數、樣式進(jìn)行沒(méi)定，從而可以很方便地輸出相應的雷達信號。

　　基于A(yíng)D9858寬帶雷達信號源的設計及應用

　　本文是在介紹DDS的基本原理的基礎上，利用DDS器件AD9858，并結合單片機+CPLD的設計方法實(shí)現寬帶雷達信號源。

　　VXI總線(xiàn)專(zhuān)用中頻信號源的設計

　　本文介紹了VXI總線(xiàn)C尺寸專(zhuān)用中頻信號源的設計，重點(diǎn)描述了VXI總線(xiàn)接口電路和用DDS實(shí)現的幅度可控的捷變頻信號源電路。該模塊已成功應用于實(shí)際的VXI總線(xiàn)雷達自動(dòng)測試系統中。