FPGA設計開(kāi)發(fā)軟件ISE使用技巧之:典型實(shí)例-ChipScope功能演示
6.8 典型實(shí)例11:ChipScope功能演示
本文引用地址:http://dyxdggzs.com/article/269339.htm6.8.1 實(shí)例的內容及目標
1.實(shí)例的主要內容
本節通過(guò)一個(gè)簡(jiǎn)單的計數器,使用ChipScope的兩種實(shí)現流程,基于Xilinx開(kāi)發(fā)板完成設計至驗證的完整過(guò)程。本實(shí)例的工作環(huán)境如下。
· 設計軟件:ISE 7.1i。
· 綜合工具:ISE自帶的XST。
· 仿真軟件:ModelSim SE 5.8C。
· 在線(xiàn)調試:ChipScope Pro 8.2i。
· 硬件平臺:紅色颶風(fēng)II代Xilinx開(kāi)發(fā)板。
· 實(shí)例內容:計數器。通過(guò)ChipScope Pro觀(guān)測計數器的計數值,代碼參見(jiàn)本書(shū)實(shí)例代碼的“典型實(shí)例11”文件夾。其中count_new文件夾對應采用流程1實(shí)現的工程,count文件夾對應用流程2實(shí)現的工程。
使用ChipScope Pro進(jìn)行在線(xiàn)調試主要有兩種實(shí)現流程。
(1)基于ChipScope Pro Core Generator的實(shí)現流程。
· 調用ChipScope Pro Core Generator生成邏輯分析儀的網(wǎng)表文件。
· 修改用戶(hù)RTL,插入邏輯分析儀代碼。
· 綜合,實(shí)現,下載bit配置文件。
· 調用ChipScope Pro Analyzer觀(guān)察波形。
(2)基于ChipScope Pro Core Inserter,通過(guò)新建資源的實(shí)現流程。
· 對工程文件進(jìn)行綜合,生成網(wǎng)表文件。
· 調用ChipScope Pro Core Inserter,插入邏輯分析核。
· 布局、布線(xiàn),生成bit配置文件并下載。
· 調用ChipScope Pro Analyzer觀(guān)察波形。
由上面可以看出,兩種實(shí)現方式的主要區別在于生成邏輯分析核的方式不同。本實(shí)例將分別采用這兩種方式應用ChipScope Pro觀(guān)測FPGA內部信號。
為了便于讀者的理解,本實(shí)例將編寫(xiě)一個(gè)簡(jiǎn)單的計數器,通過(guò)ChipScope Pro觀(guān)測計數的數值。代碼的功能仿真結果如圖6.59所示。

圖6.59 計數器功能仿真結果
其中,count為8位計數值,采用循環(huán)計數方式。
2.實(shí)例目標
通過(guò)本實(shí)例,讀者應達到下面的目標。
· 熟悉ChipScope工具的使用方法。
· 熟悉基于ChipScope Pro Core Generator的實(shí)現流程。
· 熟悉基于ChipScope Pro Core Inserter的實(shí)現流程。
6.8.2 基于ChipScope Pro Core Generator的實(shí)現流程
基于ChipScope Pro Core Generator實(shí)現流程的具體步驟如下。
(1)新建工程,添加源代碼。
新建ISE工程后,將源代碼文件counter_new.v及約束文件counter.ucf添加至工程中,如圖6.60所示。
(2)啟動(dòng)ChipScope Pro Core Generator。
運行“開(kāi)始”/“程序”/“ChipScope Pro 8.2i”/“ChipScope Pro Core Generator”命令,啟動(dòng)ChipScope Pro Core Generator,出現如圖6.61所示界面。


圖6.60 新建工程結果 圖6.61 ChipScope Pro Core Generator用戶(hù)界面
(3)選擇集成控制核(ICON核)。
首先在核類(lèi)型選擇頁(yè)面中選擇生成ICON核,如圖6.61所示。
(4)選擇目錄及器件。
如圖6.62所示,在本實(shí)例中選擇Spartan3器件。輸出路徑選擇新建工程所在的文件夾??刂贫丝诘臄的繛?,控制端口的數目可以根據用戶(hù)的需要設置。如需要觀(guān)察多組數據時(shí),可以設多組控制端口。這里只需要觀(guān)察內部計數器的計數值,因此設置為1。
fpga相關(guān)文章:fpga是什么
塵埃粒子計數器相關(guān)文章:塵埃粒子計數器原理
評論