<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > FPGA設計開(kāi)發(fā)軟件ISE使用技巧之:典型實(shí)例-ChipScope功能演示

FPGA設計開(kāi)發(fā)軟件ISE使用技巧之:典型實(shí)例-ChipScope功能演示

作者: 時(shí)間:2015-02-02 來(lái)源:網(wǎng)絡(luò ) 收藏

  (18)開(kāi)始采樣調試。

本文引用地址:http://dyxdggzs.com/article/269339.htm

  單擊左上角的運行按扭,開(kāi)始采樣。捕獲觸發(fā)條件后,ChipScope將采集所設置存儲深度的波形,如圖6.74所示。

 

  

 

  圖6.74 采集信號的波形圖

  在波形顯示窗口下可對波形進(jìn)行放大

和縮小
,也可以進(jìn)行局部放縮
。當要觀(guān)察總線(xiàn)數據時(shí),可以先選中所有總線(xiàn)數據,然后單擊右鍵,選擇“Add to Bus”/“New Bus”即可如圖6.75所示。

 

  

 

  圖6.75 組合總線(xiàn)數據

  添加成功后,就可以在新生成的Bus下看到總線(xiàn)數據,如圖6.76所示。圖中DataPort為新生成的總線(xiàn),設計者可以根據需要修改總線(xiàn)的名稱(chēng)。

  

 

  圖6.76 總線(xiàn)數據生成結果

  通過(guò)上述步驟就完成了應用ChipScope Pro的一個(gè)完整的流程,這種流程是通過(guò)修改源代碼來(lái)添加邏輯分析儀的。下面的流程可以不用修改設計代碼,直接將邏輯分析儀插入到設計的網(wǎng)表文件中,使用方便,應用比較廣泛。

  6.8.3 基于ChipScope Pro Core Inserter的實(shí)現流程

  基于ChipScope Pro Core Inserter實(shí)現流程的具體步驟如下。

  (1)新建工程,添加源代碼。

  參見(jiàn)第一種實(shí)現流程的同一步驟。

  (2)新建ChipScope Pro 資源。

  選擇的“Project”/“New Source”,再選擇“ChipScope Definition and Connection”選項,輸入新建資源的名稱(chēng):count,生成count.cdc資源文件。如果有現成的擴展名為cdc的文件,也可以通過(guò)“Project”/“Add Source”來(lái)添加,如圖6.77所示。

  完成后在工程瀏覽器中可以看到包含的count.cdc文件,如圖6.78所示。

  

 

  圖6.77 新建.cdc資源對話(huà)框 圖6.78 新建.cdc資源結果

  (3)綜合。

  與前一種設計流程不同,這里要先對源文件進(jìn)行綜合,在這種設計流程中,ILA核是直接插入到設計綜合后生成的邏輯網(wǎng)表中的,因此要先對源文件進(jìn)行綜合。

  (4)設置ICON及ILA各項參數。

  在工程瀏覽器中雙擊count.cdc文件,打開(kāi)ChipScope Pro Core Inserter工具,如圖6.79所示。

  

 

  圖6.79 ChipScope Pro Core Inserter用戶(hù)界面

  在圖中可以看到,這里無(wú)需再設置輸入網(wǎng)表文件的路徑,系統會(huì )自動(dòng)找到網(wǎng)表文件,并設置輸出文件的路徑。

  單擊“Next”按鈕進(jìn)入ICON核設置頁(yè)面,如圖6.80所示。

  

 

  圖6.80 “Select Integrated Controller Options”ICON對話(huà)框

  其中,“Disable JTAG Clock BUFG Insertion”用于指定是否禁止在JTAG時(shí)鐘上插入BUFG。如果選中此項,JTAG時(shí)鐘將使用普通布線(xiàn)資源,而不是全局時(shí)鐘布線(xiàn)。這里此項不選,用全局時(shí)鐘布線(xiàn)。

  完成ICON核的設置以后,選擇單擊“Next”按鈕,進(jìn)入ILA核設置頁(yè)面,如圖6.81所示。

  

 

  圖6.81 “Trigger Parameters”選項卡設置

  在觸發(fā)器設置頁(yè)面中,設置觸發(fā)端口數、觸發(fā)寬度、觸發(fā)條件單元函數和個(gè)數等。如有不一致,請讀者對照上圖修改,設置完畢后單擊“Next”按鈕出現如圖6.82所示對話(huà)框。

  

 

  圖6.82 “Capture Parameters”選項卡設置

  如圖6.82所示,設置存儲深度為8192,采樣時(shí)刻為上升沿。選中“Data Same As Trigger”,即數據信號與觸發(fā)信號相同。設置完畢后單擊“Next”按鈕,可以看到已經(jīng)定義的ILA,如圖6.83所示。

  

 

  圖6.83 “Net Connection”選項卡設置

  此時(shí)由于還沒(méi)有對網(wǎng)表進(jìn)行映射,因此網(wǎng)絡(luò )線(xiàn)都是呈紅色顯示。單擊“Modify Connection”按鈕,設置時(shí)鐘信號和TRIG信號與要觀(guān)測的信號的映射關(guān)系,如圖6.84及6.85所示。

  

 

  圖6.84 設置時(shí)鐘信號連接

  

 

  圖6.85 設置數據連接

fpga相關(guān)文章:fpga是什么


塵埃粒子計數器相關(guān)文章:塵埃粒子計數器原理


關(guān)鍵詞: FPGA ISE

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>