安森美半導體新一代外圍組件快速互連(PCIe)方案優(yōu)化服務(wù)器時(shí)鐘應用

　　網(wǎng)絡(luò )/無(wú)線(xiàn)/云計算、數字消費、自動(dòng)測試設備(ATE)/工業(yè)等應用市場(chǎng)的不斷發(fā)展令時(shí)鐘技術(shù)在性能和靈活性的結合越趨重要，而且越來(lái)越多的應用要求實(shí)時(shí)時(shí)鐘在寬溫度范圍內有極高的計時(shí)精度。安森美半導體(ON Semiconductor)為滿(mǎn)足市場(chǎng)對更高時(shí)鐘精度的需求，不斷開(kāi)發(fā)和拓展完整時(shí)鐘解決方案，降低時(shí)間抖動(dòng)和相位噪聲，同時(shí)使系統設計更加簡(jiǎn)單易行。

　　不同應用市場(chǎng)對時(shí)鐘方案的需求

　　不同應用市場(chǎng)對時(shí)鐘方案的需求各有特點(diǎn)。例如，網(wǎng)絡(luò )、無(wú)線(xiàn)和云計算領(lǐng)域需要低于1ps的抖動(dòng)及低相位噪聲，采用晶體振蕩器(XO)或壓控晶體振蕩器(VCXO)，并且在網(wǎng)絡(luò )/無(wú)線(xiàn)基站時(shí)鐘中集成更高的靈活性及更多的功能。數字消費領(lǐng)域則需要具有專(zhuān)用時(shí)鐘合成、壓控晶體振蕩器、可編程能力(系統設計靈活性)、多PLL可配置頻率、擴頻有源降低電磁干擾(EMI)，以及快速提供樣品和上市，還需要降低成本。ATE和工業(yè)領(lǐng)域需要高速精密時(shí)鐘及數據管理器件。

　　PCIe接口的應用優(yōu)勢及行業(yè)普及趨勢

　　作為一種重要的總線(xiàn)接口技術(shù)，外圍組件快速互連(PCIe)具有很多優(yōu)勢，如在帶寬、模塊化及多內核器件方面提供更高性能，采用標準獨特連接時(shí)可以?xún)?yōu)化成本及可靠性等。在PCIe應用漸趨普及的今天，越來(lái)越多的存儲設備已經(jīng)開(kāi)始從SATA接口轉向PCIe，固態(tài)硬盤(pán)(SSD)存儲器也開(kāi)始轉向PCIe;NEC家庭網(wǎng)關(guān)(HGW)自2010年開(kāi)始使用PCIe;某些機頂盒芯片組(消費類(lèi))參考設計在2010年加入PCIe接口;不同架構的數據中心在大幅增加高速PCIe的使用方面發(fā)揮了關(guān)鍵作用。我們看到，PCIe在PC/圖形/工作站、服務(wù)器和存儲、數據通信、嵌入式/企業(yè)、消費、SSD存儲等行業(yè)日漸普及。

　　圖1：安森美半導體完整時(shí)鐘方案

　　正是為了配合時(shí)鐘市場(chǎng)及時(shí)鐘生成技術(shù)的應用趨勢，安森美半導體憑借先進(jìn)的半導體工藝和模擬技術(shù)專(zhuān)長(cháng)，提供完整的時(shí)鐘方案(圖1)。這些產(chǎn)品可以在系統中提供猶如心臟有規律跳動(dòng)的準確頻率，在實(shí)現更高性能的同時(shí)簡(jiǎn)化系統復雜度，實(shí)現精確的系統同步。

　　安森美半導體用于服務(wù)器系統的PCIe時(shí)序產(chǎn)品和方案

　　以服務(wù)器技術(shù)的變遷為例，首先可以看到其三個(gè)變化方向：關(guān)鍵任務(wù)/數據分析(大數據)、企業(yè)和超大規模。其次，企業(yè)服務(wù)器市場(chǎng)將繼續繁榮發(fā)展，用于低交易量、高計算工作負荷的服務(wù)器市場(chǎng)不斷擴大，并逐步采用內部部署(On-premise) 、云計算、虛擬化、數據庫等。第三，網(wǎng)絡(luò )級數據中心演進(jìn)帶來(lái)了新商機，高交易量、低計算工作負荷不斷增加;Web 2.0數據中心、視頻傳送、用戶(hù)鑒別持續得到采用。安森美半導體用于服務(wù)器系統的時(shí)序產(chǎn)品如圖2所示。

　　圖2：安森美半導體用于服務(wù)器系統的時(shí)序產(chǎn)品

　　安森美半導體PCIe時(shí)鐘方案具有一些共同特性和優(yōu)勢，包括帶單路、雙路及四路輸出的PCIe時(shí)鐘合成器;帶1:6、1:8、1:10及1:21扇出的PCIe緩沖器;提供用于1、2、6、8、10及21通道應用的方案;具有超低歪曲率(skew) ;傳播延遲變化小(多達21路輸出);抖動(dòng)符合PCIe第1代、第2代及第3代規范;直接器件接口省去外部端子元件，減少物料單(BOM) 。

　　1) NB3N3002

　　NB3N3002是一款3.3 V晶體至單高速電流驅動(dòng)邏輯(HCSL) 合成器，特性包括：頻率25 MHz、100 MHz、125 MHz和200 MHz;HCSL差分輸出;支持PCI-Express和以太網(wǎng)需求;使用25MHz基本并聯(lián)諧振晶體;3.3 V電源;無(wú)需外部環(huán)路濾波器;引腳兼容無(wú)擴頻ICS557-01、5V41064、5V41234。此外還有NB3N5573 3.3 V晶體至雙高速電流驅動(dòng)邏輯 (HCSL)合成器。圖3是NB3N3002的簡(jiǎn)化框圖。

　　圖3：NB3N3002以100 MHz驅動(dòng)NB3N106K/108K/111K扇出緩沖器符合PCIe 1,2,3抖動(dòng)及相位噪聲規范。