采用PLL技術(shù)的接收機射頻前端的設計

第一次下變頻，采用性能指標穩定的SYM-25DHW 混頻器，其插入損耗為9dB，三階交調為30dBm?；祛l后采用的是高性能的SAW 濾波器，其具有體積小、抗電磁干擾性能好、頻率選擇性、溫度穩定性能良好等突出優(yōu)點(diǎn)。

為了滿(mǎn)足系統對動(dòng)態(tài)范圍和靈敏度的要求，信號在通過(guò)LNA 后，設計了增益控制鏈路。該鏈路由驅動(dòng)放大器和AGC 構成。通過(guò)后端的功率檢測，當小功率信號接收下來(lái)時(shí)，通過(guò)改變AGC 的控制電壓減小衰減量，當大功率信號接收下來(lái)時(shí)增加衰減值，以提高接收機的動(dòng)態(tài)范圍指標。如下圖所示：

圖2、AGC 電路原理圖

3.2、接收機本振鎖相環(huán)路的設計

圖3、瑣相環(huán)原理圖

接收機通過(guò)混頻實(shí)現射頻變頻到基帶，而且采用的是超外差式結構的接收機，因此在本設計中我們需要設計兩個(gè)本振源。系統設計要求本振信號頻率精度和穩定度高，相位噪聲小，所以選擇鎖相環(huán)實(shí)現本振生成。鎖相環(huán)是一種建立在相位負反饋基礎之上的閉環(huán)控制系統，對相位噪聲和雜散具有很好的抑制作用，在電視，儀器，通信等領(lǐng)域得到了廣泛的應用。該接收機本振設計我們采用ADI 公司的瑣相環(huán)系列芯片做本振的設計，其可應用于無(wú)線(xiàn)射頻通信系統，是性?xún)r(jià)比很高的電荷泵鎖存芯片。

在設計中，通過(guò)編寫(xiě)程序由單片機實(shí)現提供給瑣相環(huán)的CLOCK，DATA 和LE 信號，在頻率合成器芯片內部完成參考晶振R 分頻和壓控振蕩器N 分頻相位的比較，并且轉換成相應的線(xiàn)性電壓后，經(jīng)過(guò)3 階環(huán)路濾波器濾出高頻干擾信號后，得到一個(gè)穩定電壓來(lái)控制壓控振蕩器的輸出，最終的信號頻率通過(guò)兩個(gè)鎖相芯片被分別鎖定在第一和第二本振頻率上。

圖4、第二本振的瑣相環(huán)入瑣過(guò)程

從圖4，第二本振的入鎖過(guò)程我們可以看到瑣相環(huán)的入鎖時(shí)間在40us 左右，滿(mǎn)足要求。采用單片機提供鎖相的控制字的優(yōu)點(diǎn)就在于：利于及時(shí)修改，便于操作。下面是本振的實(shí)際電路圖，包括第一本振鎖相芯片和第二本振鎖相芯片，其共用一個(gè)10MHz 的晶振：

圖5 實(shí)際的第一、第二本振電路圖