SoC存儲器的智能電源連接方法

簡(jiǎn)介

SoC設計也面臨著(zhù)一系列的難題和挑戰，其中出現的最大挑戰之一是硬核IP模塊集成和驗證。隨著(zhù)技術(shù)的擴展，設計并集成IP模塊變得越來(lái)越難。在深亞微米技術(shù)設計中，IR壓降往往會(huì )對功能性造成顯著(zhù)的影響。

本文介紹了一種新的IR壓降方法，使用這種方法可以帶來(lái)非常穩健的內部電網(wǎng)結構。憑借強大的設計技術(shù)，該IR壓降方法能帶來(lái)出色的硅結果，單端口高速RAM上的8Kx72切口最低電壓可低至0.52V。

存儲器基本架構

存儲器通常包含四個(gè)基本模塊——控制器、解碼器、陣列比特單元和輸入/輸出端。大部分吸收較多電流的大型驅動(dòng)器都被置于輸入/輸出端、解碼器和控制模塊中。因此，為使各模塊正常運作，我們需要確保每個(gè)驅動(dòng)器有足夠的電壓來(lái)保證正常運行。

存儲器基本模塊圖圖1：存儲器基本模塊圖

圖字：陣列；解碼器；陣列；輸入/輸出端；控制器；輸入/輸出端

系統芯片存儲器的連接指南

1.一般方法

一般地，存儲器所有者會(huì )以電網(wǎng)的捆扎頻率的形式向設計電源連接的SoC設計人員提供所有電源軌的指導大綱。捆扎頻率定義了給定電源線(xiàn)上的兩個(gè)連續金屬帶（一般在頂端金屬）之間的距離。在建造電網(wǎng)時(shí)按照捆扎指導大綱操作，可確保幾乎所有驅動(dòng)器可獲得足夠的工作電壓，實(shí)現良好的性能。

在圖2中，M4的供電軌是垂直的，應與水平的M5相連接。目標存儲器中存在著(zhù)多個(gè)電源域，如VSSA、VDDP、VSS和VDDA等等。

圖2：系統芯片的電源連接結構圖
圖字：要求每個(gè)電源網(wǎng)的金屬5捆扎頻率為50微米；系統芯片級金屬5；存儲器級金屬4；VIA4將金屬5與金屬4相連接

將捆扎頻率作為唯一決定因素會(huì )導致的問(wèn)題

假設對于某項特定的技術(shù)，規定了一個(gè)50um的捆扎頻率。也就是說(shuō)，每隔50um就應當重復電源線(xiàn)以確保恰當的功能和輸出。在這種情況下，只有一個(gè)電源線(xiàn)的驅動(dòng)（VDD、VSS）是受IR壓降影響最嚴重的，因此這些裝置可能會(huì )出現異常行為。

在圖3中，分頻器3和分頻器1只分到一根VDD/VSS電源線(xiàn)，因此可能無(wú)法獲得足夠的電壓來(lái)確保正常的運作。此處，分頻器2有多個(gè)電源線(xiàn)，因而可以正常運行。

在單塊存儲器中，僅僅使用strapping技術(shù)也許足以確保正常的運行。然而，對于多組架構的儲存器或較長(cháng)、較寬的存儲器而言，僅僅使用strapping技術(shù)是不足以實(shí)現IR壓降要求的。因此，在這種情況下，除了strapping之外，我們還需要使用其他方法來(lái)幫助我們實(shí)現IR的壓降目標。

圖3：長(cháng)型存儲器的電源連接
圖字：分頻器1；分頻器2；分頻器3；M5上的Vdd導軌；M5上的VSS導軌；M4上的VDD/VSS

2.建議方法

為了使這些器件（分頻器）能夠正常運作，應當引入偏移量的概念，并且應當在整個(gè)存儲器編譯器進(jìn)行IR壓降分析，包括所有可能的組合（如冗余、源偏置、DVFS和BIST等等）。下面將對以上概念進(jìn)行詳細說(shuō)明。此處偏移量被定義為頂層金屬的第一電源線(xiàn)和內存實(shí)例頂部之間的距離；或頂層金屬的最后一跟電源線(xiàn)和內存實(shí)例底部之間的距離。因此，在制作存儲器電網(wǎng)時(shí)，同時(shí)利用偏移量和strapping的概念可以改善IR的壓降水平。

圖4：20微米偏移量的電源連接

選擇合適的偏移值

按照規定，偏移值應該總是比捆扎頻率要少得多。這樣的偏移值可以確保某個(gè)給定內存塊中的所有分頻器都能有一個(gè)以上的電源線(xiàn)，從而獲得足夠的正常運行所需的電壓。

下面討論的一種方法可以用來(lái)為某個(gè)給定的存儲器選擇正確的捆扎頻率和偏移值。

如何確定捆扎頻率

情況1：連續的控制電源/接地導軌。

第1步：對各種捆扎頻率進(jìn)行IR壓降分析，直到IR壓降在IO區停止。應將該頻率作為SFIO.

第2步：繼續分析IR壓降直到IR壓降在管制區內停止。應將該頻率作為SFCO.

第3步：實(shí)際捆扎頻率= SF =最小值（SFIO，SFCO）。

情況2：非連續的控制電源/接地導軌。

第1步：對各種捆扎頻率進(jìn)行IR壓降分析，直到IR壓降在IO區無(wú)法繼續。應將該頻率作為SFIO.

第2步：繼續該分析直到IR壓降在管制區內停止。其中，電源strapping線(xiàn)在控制區以外運行，到達不連續的存儲器電源線(xiàn)的末端，以找到控制區捆扎頻率的最大可能值。應將該頻率作為SFCO.

第3步：實(shí)際捆扎頻率= SF =最小值（SFIO，SFCO）。