測試成本已成為芯片設計成本的主要組成部分

業(yè)界正在從幾個(gè)方面奮力扭轉這一局勢。首先是掃描，幾年前它還是一種有爭議的技術(shù)，而現在幾乎已經(jīng)普及了；其次，人們也逐漸認識到用功能測試儀做完整測試既沒(méi)有時(shí)間又常常根本無(wú)法進(jìn)行，因此各種內置自測試(BIST)技術(shù)開(kāi)始成為主流；第三，受BIST發(fā)展的影響，新一代低成本測試儀開(kāi)始走向市場(chǎng)，有望大幅度削減批量測試的投資成本，同時(shí)提高故障覆蓋率。

但即便將這些措施合起來(lái)就夠了嗎？業(yè)界很多人士并不這么認為。在更多時(shí)候，不僅僅是可測性設計，還包括可測性結構，對設計人員來(lái)說(shuō)都會(huì )成為同現在的功能驗證及時(shí)序收斂一樣深奧的問(wèn)題。

從掃描開(kāi)始

掃描鏈插入一直是測試方案的第一道防線(xiàn)。掃描鏈一般在門(mén)級參與到設計中，除了掃描控制邏輯模塊之外，它對RTL模型是透明的。插入之后可以提供邏輯塊隔離方法，將輸入改為已知狀態(tài)，向模塊提供時(shí)鐘并記錄輸出結果。如果做得好的話(huà)，掃描可以取得非常高的故障覆蓋率，至少對反復出現的故障是這樣。然后更重要的是，掃描只要求對芯片做串行輸入輸出，這樣通常有四線(xiàn)接口就足夠了。

但是掃描也有很多問(wèn)題，最明顯的是對待測模塊選擇什么輸入模式。Mentor Graphics公司DFT產(chǎn)品經(jīng)理Greg Aldrich表示，這個(gè)問(wèn)題的本質(zhì)實(shí)際上就是測試所采用的主要策略。掃描鏈原先是用來(lái)向邏輯模塊施加功能測試矢量，并假定如果邏輯模塊工作正常它就不會(huì )受到破壞。但隨著(zhù)復雜程度增加，功能模板越來(lái)越明顯地感到既不好也不夠，它需要結構化即來(lái)自于邏輯模塊的拓撲結構，而不是預定行為特性。Aldrich認為：“從功能測試到結構測試的轉變是現在的一個(gè)大問(wèn)題，即使采用結構掃描測試的設計經(jīng)常也要恢復到功能向量以進(jìn)行高速測試，這點(diǎn)需要改變，而改變又將會(huì )影響模塊如何設計以及如何選擇矢量?！?BR>
掃描的另一個(gè)問(wèn)題是串行測試接口流入流出的數據量。對付這個(gè)難點(diǎn)的方法很簡(jiǎn)單：先把模板壓縮，送到掃描鏈之前在片上進(jìn)行擴展，然后離開(kāi)芯片之前壓縮輸出。Mentor Graphics發(fā)布了RTL軟件包和支持這種做法的軟件，RTL模塊利用專(zhuān)用算法進(jìn)行壓縮和擴展，每個(gè)掃描鏈只需要約20個(gè)門(mén)。據產(chǎn)品推廣經(jīng)理 David Stannard介紹，它能夠實(shí)現約10：1壓縮比。

BIST正在普及

還有一個(gè)能解決該問(wèn)題但需要更多設計人員的復雜辦法是將電路做進(jìn)每個(gè)邏輯模塊里，生成測試模板并就在上面檢查結果，換言之即是BIST。BIST一直用于片上存儲器結構，但隨著(zhù)邏輯模塊越來(lái)越復雜速度越來(lái)越快，BIST也成為邏輯模塊必須遵循的要求。

這種轉變似乎不費腦筋，即增加少量傳統邏輯，大幅提高測試速度，但早期情況不是這樣。華騰(SynTest)科技公司總裁兼CEO王榮騰博士解釋說(shuō)：“邏輯模塊的內部頻率對外置測試儀太高，同時(shí)也太復雜，不能把所有信號引出，這些因素都驅使人們去嘗試BIST。但是早期BIST技術(shù)強加了許多設計人員認為不可能做到的時(shí)間限制，技術(shù)問(wèn)題導致很多人認為BIST本身是一個(gè)不好的選擇，慶幸的是現代技術(shù)已解決了這些問(wèn)題?！?/P>

的確很慶幸，因為傳統技術(shù)即將失去用途，LogicVisio公司副總裁Mukesh Mowji認為：“現有的方法已不適用于千萬(wàn)門(mén)級設計，市面的測試儀每個(gè)售價(jià)已經(jīng)達到400萬(wàn)～600萬(wàn)美元，而且落后于片上時(shí)鐘速率。你得分割測試工作以使芯片處理非常復雜的高速任務(wù)，測試儀正在更多扮演命令和控制的角色?！?/P>

這對于邏輯塊(至少對某些邏輯塊)是件好事。供應商們承認，異步電路方法還沒(méi)有得到很好開(kāi)發(fā)，問(wèn)題更多是時(shí)鐘、功率刻度和每個(gè)人都喜歡的模擬模塊之類(lèi)。Mowji表示，多數供應商認為時(shí)鐘、電源和專(zhuān)用 I/O單元仍然需要外置測試儀，而一些快速I(mǎi)/O和PLL只需使用智能數字技術(shù)而與其它不同。

但模擬是另一回事。 Fluence技術(shù)公司通過(guò)從模擬模塊的輸出提出電壓直方圖，為PLL、DAC和其它普通模塊開(kāi)發(fā)出一種BIST技術(shù)，該技術(shù)與數字測試中的信號分析有關(guān)，它假定有故障電路的直方圖與正確電路的不同。這的確是個(gè)很好的想法，同樣重要的是，它可使模擬模塊的BIST利用普通掃描接口接收命令并報告結果，這樣測試儀就無(wú)需模擬能力。由于直方圖成型電路置于片上，因此芯片越快數據采樣越快，產(chǎn)品推廣經(jīng)理Jon Turino認為，工藝技術(shù)無(wú)法越過(guò)BIST電路的范圍。

BIST供應商表示，最大的問(wèn)題不是技術(shù)上的而是設計人員的態(tài)度。BIST即使在寄存器轉換級上要求的新設計規則再少，它也的確要增加一些新思維方式，門(mén)級設計人員不能離開(kāi)這種思維而進(jìn)行離線(xiàn)處理，這也是掃描插入經(jīng)常采用的方式。

BIST結構要在RTL時(shí)間內裝入，主要任務(wù)是讓設計項目經(jīng)理接受對設計成本的要求并考慮采用新方法，不過(guò)迄今還沒(méi)有什么方法能做到。

變化趨勢

在測試上的投資回報越來(lái)越大，為了應對測試成本上升和BIST技術(shù)普及，測試儀器業(yè)本身也在變革，老的測試設備生產(chǎn)商和新興企業(yè)都在為大量采用BIST的應用開(kāi)發(fā)新型測試儀。

Synopsys 公司DFT經(jīng)理David Hsu卻認為，新機器提供的只不過(guò)是電源、時(shí)鐘和掃描鏈連接，但測試儀器供應商表示還有更多改變。Schlumberger公司戰略營(yíng)銷(xiāo)經(jīng)理Rudy Garcia指出：“我們希望新一代測試儀售價(jià)能在50萬(wàn)美元以下，而不是現在的300萬(wàn)以上?！钡部吹搅肆硪粋€(gè)關(guān)鍵變化，隨著(zhù)測試儀功能降低，測試儀必須接觸芯片的觸點(diǎn)數量和對多個(gè)芯片進(jìn)行并行測試的機會(huì )將大幅度減少，測試重心正從封裝好的芯片轉移到晶圓上。

帶有BIST功能的測試儀能夠一次性在大量裸片上檢查掃描鏈觸點(diǎn)、時(shí)鐘和電源線(xiàn)，并在每個(gè)裸片上執行多個(gè)BIST序列，在晶圓上完成很多生產(chǎn)測試工作，其節約是顯而易見(jiàn)的。

但是問(wèn)題依然存在，其中之一是如何分析數據。傳統掃描和BIST技術(shù)收集到輸出模板后，或者與參考模板比較或者用它們完成診斷數據，這對反復出現的問(wèn)題很有用，但隨著(zhù)圖形越來(lái)越細，故障將不會(huì )那么明顯。

Garcia警告說(shuō)：“到0.1微米，我們的問(wèn)題將真的多起來(lái)。橋接缺陷越來(lái)越司空見(jiàn)慣，像100kΩ這樣無(wú)關(guān)緊要的橋接缺陷在高速測試時(shí)看起來(lái)和延遲缺陷一樣，舊的那些反復出現的故障和線(xiàn)與故障模型完全不夠，更不要提非橋接原因而引起的交流耦合故障?！?/P>

Schlumberger用Sematech參考設計收集到的數據表明，對付深亞微米最有力的武器是Iddq。這種技術(shù)仔細選擇一組模板送到模塊輸入端，然后測量Idd并與參考值比較，它對發(fā)現不同的故障效果非常好。

但是它需要知道非常詳盡的電路細節，以便了解失效對電源電流的影響；另外它假設Idd很小足以測量非常細小的變化。Garcia在此告誡道：“漏電流會(huì )提高Idd，這使我們查找錯誤就像大海撈針一樣。在DAC會(huì )議上已有設計師介紹靜態(tài)電流大于動(dòng)態(tài)電流的SoC?！?/P>

不會(huì )有什么奇跡發(fā)生，不過(guò)可以肯定的是人們對芯片結構測試策略和設計人員(可能還包括在定義要求時(shí)參與設計的前端測試設計專(zhuān)家)將有更多認識。JTAG還有很長(cháng)的路要走。