IC驗證經(jīng)歷了四個(gè)階段

　　近日，Mentor Graphics公司董事長(cháng)兼CEO Walden Rhines宣布驗證3.0時(shí)代到來(lái)——企業(yè)級驗證平臺的到來(lái)，Mentor為此推出了企業(yè)驗證平臺(EVP)。Walden回顧了IC設計業(yè)的驗證變遷，認為驗證經(jīng)歷了從驗證0.0到驗證3.0的四個(gè)時(shí)代。

　　驗證0.0時(shí)代

　　當LSI(大規模集成電路)向VLSI演進(jìn)時(shí)，最早是手工設計。

　　1982年，Mentor開(kāi)發(fā)出了基于IDEA Station的QuickSim數字電路仿真器，特點(diǎn)是必須要在工作站上進(jìn)行，采用門(mén)級軟件仿真。這個(gè)時(shí)期是“驗證0.0時(shí)代”。

　　驗證1.0時(shí)代

　　接下來(lái)的寄存器傳輸級(RTL)描述的“驗證1.0時(shí)代”。這時(shí)期的特點(diǎn)是更加關(guān)注描述語(yǔ)言及性能提升。產(chǎn)生了VHDL(1983年)和Verilog(1985年)硬件描述語(yǔ)言。在這一時(shí)期，芯片的計算性能不斷提升。

　　驗證2.0時(shí)代

　　2004年進(jìn)入到驗證2.0時(shí)代，特點(diǎn)是testbench自動(dòng)化，專(zhuān)注于方法學(xué)(methodologies),出現了SystemVerilog語(yǔ)言，標準語(yǔ)言。

　　目前，SystemVerilog已成為主流驗證語(yǔ)言。