新思CEO:28nm后電晶體成本降低速度將趨緩

　　摩爾定律(Moore’sLaw)將在未來(lái)的十年持續發(fā)展，但每單位電晶體成本下跌的速度將隨之減緩，無(wú)法再像過(guò)去一樣快速降低了。根據新思科技董事長(cháng)兼執行長(cháng)AartdeGeus表示，晶片設計越來(lái)越復雜，逐漸延緩向更大晶圓的過(guò)渡，但也為其他替代技術(shù)開(kāi)啟了大門(mén)。

　　AartdeGeus的這番評論正好出現在當今業(yè)界日益關(guān)注半導體技術(shù)的未來(lái)發(fā)展之際。有些業(yè)界觀(guān)察家指出，28nm節點(diǎn)可能會(huì )是最后一次還能以新矽晶制程為客戶(hù)帶來(lái)完整的好處了──更低成本、功耗以及更高性能。

　　展望未來(lái)，「評判的標準將取決于每個(gè)電晶體成本降價(jià)的速度有多快──這同時(shí)也會(huì )是良率能多快提升的函數，」AartdeGeus指出，「隨著(zhù)電晶體降價(jià)速度減緩，半導體的價(jià)格很可能就必須提高，」才能使晶片制造商得以回收投資。

　　不過(guò)，AartdeGeus也轉述英特爾資深院士MarkBohr的看法，他說(shuō)MarkBohr表示看到一條可邁向7nm節點(diǎn)的發(fā)展道路，還「可能以某種方式降低每電晶體價(jià)格?！?/p>

　　業(yè)界分析師G.DanHutcheson則指出，目前對于未來(lái)節點(diǎn)的每電晶體成本資料掌握有限。不過(guò)，根據以往的發(fā)展經(jīng)驗，他預計業(yè)界將能持續看到成本下降。

　　Hutcheson指出，由于缺少下一代微影工具，晶圓廠(chǎng)自20nm起就必須為一些晶片層進(jìn)行兩次圖樣(pattern)過(guò)程。但微影技術(shù)僅占晶片制造成本的四分之一。

　　面對未來(lái)可能更高的成本，「業(yè)界將竭盡所能的利用目前的28nm節點(diǎn)，」AartdeGeus表示，「由于利潤并沒(méi)那么高，其他公司可能更指望在16/14nm節點(diǎn)，因此，只有一些廠(chǎng)商會(huì )轉移到20nm節點(diǎn)，」他補充說(shuō)。

　　這可能會(huì )為其他替代技術(shù)開(kāi)啟了另一扇門(mén)，如意法半導體(ST)以及其他業(yè)者提出的全耗盡型絕緣上覆矽(FD-SOI)技術(shù)?！傅@也會(huì )帶動(dòng)其他主導廠(chǎng)商大力支持FD-SOI，」他說(shuō)。

　　考慮到成本不斷的增加以及晶片制造的復雜度，半導體公司已經(jīng)將從300mm晶圓過(guò)渡到45nn晶圓的時(shí)程延遲到2020年了。AartdeGeus說(shuō)：「更大的晶圓有時(shí)雖可帶來(lái)更低成本，但業(yè)界也相應地需要一款完整的工具，如今卻還無(wú)法到位?！?/p>

　　盡管如此，AartdeGeus對于未來(lái)發(fā)展仍抱持樂(lè )觀(guān)看法。隨著(zhù)該公司推出重要的晶片設計軟體升級，他表示，「我們可支援多幾十億種電晶體晶片，而在未來(lái)十年也將看到持續的進(jìn)展?！?/p>

　　有趣的是，在以Synopsys公司工具完成的設計中，只有約5%的設計采用目前先進(jìn)的28nm制程技術(shù)。根據AartdeGeus的簡(jiǎn)報資料，180nm節點(diǎn)是目前最普遍的制程技術(shù)，在采用該工具的設計中約占30%，接著(zhù)分別是65nm以及250nm節點(diǎn)。

　　「這的確是令人驚訝的數據分布，讓我不得不再三確認圖表與數字是否確，」AartdeGeus說(shuō)，「但可以確定的是我們看到了大量轉向28nm的趨勢，接下來(lái)也將逐漸增加過(guò)渡至16/14nm節點(diǎn)?！?/p>