新緩存設計減少芯片15%的處理時(shí)間

　　晶體管越來(lái)越小，芯片也越來(lái)越快，但無(wú)論芯片有多快，將數據從一邊移動(dòng)到另一邊仍然需要時(shí)間。到目前為止，芯片設計師是通過(guò)放置充當緩存的本地存儲器解決 這個(gè)問(wèn)題。緩存被用于儲存最頻繁訪(fǎng)問(wèn)的數據，便于訪(fǎng)問(wèn)。但讓一個(gè)緩存服務(wù)于一個(gè)處理器或一個(gè)核心的時(shí)代已經(jīng)過(guò)去，緩存的管理變成了一大挑戰，而處理器核心 之間需要共享數據，連接核心的通信網(wǎng)絡(luò )的物理布局也必須考慮在內。

　　現在，MIT和康涅狄克大學(xué)的研究人員為多核芯片設計了一套新的緩存管理規則，能顯著(zhù)改進(jìn)芯片性能，降低能耗。論文《The Locality-Aware Adaptive Cache Coherence Protocol(PDF)》發(fā)表在IEEE International Symposium on Computer Architecture會(huì )議上，新緩存設計減少芯片15%的執行時(shí)間，節省25%的能耗。