聲納脈沖偵察模塊的硬件設計及實(shí)現

摘　要：介紹了聲納脈沖偵察模塊的測向測距原理、硬件設計及其實(shí)現。聲納脈沖偵察模塊硬件電路以數字信號處理器為核心,通過(guò)可編程門(mén)陣列實(shí)現邏輯控制,再配以適當的片外存儲器及其它外圍電路,從而構成一個(gè)嵌入式系統。通過(guò)對設計需求的分析,提出了設計思路,給出了設計的具體方案。本模塊已通過(guò)各項指標測試,工作穩定、性能優(yōu)良。

關(guān)鍵詞：聲納脈沖偵察 測向測距 數字信號處理器 可編程門(mén)陣列

測定水下以及水面目標的位置是聲納系統的重要任務(wù),目標的位置由目標的弦角(或方位角)和距離決定。聲納脈沖偵察模塊作為聲納偵察系統的一部分,擔負著(zhù)測向和測距的任務(wù)。聲納脈沖偵察模塊通過(guò)測定三路信號的時(shí)延差以及時(shí)延差的差來(lái)測定目標的方位和距離。

隨著(zhù)電子技術(shù)的發(fā)展,水聲設備也加速了更新?lián)Q代的步伐。水聲設備的發(fā)展方向應該是現代化、小型化、智能化,一些原來(lái)用硬件實(shí)現的功能可以由軟件來(lái)完成,這為功能的更新和發(fā)展提供了極大的便利。正是順應這一趨勢,作者結合實(shí)際進(jìn)行了聲納脈沖模塊的改造。如圖1所示,聲納脈沖偵察模塊可以分為兩大部分:模擬部分和數字部分?，F只就聲納脈沖偵察模塊數字部分的設計進(jìn)行闡述。下面介紹聲納脈沖偵察模塊的測向測距原理、硬件設計及其實(shí)現。

圖1 聲納脈沖偵察模塊系統框圖

1 聲納脈沖偵察模塊測向測距原理

目前,被動(dòng)測距聲納主要有兩種類(lèi)型:共形陣和拖曳式線(xiàn)列陣,它們都是直線(xiàn)陣。共形陣在艦艇殼體上配置三對(左、右舷側各三個(gè))子陣。陣元的布放可分為對稱(chēng)陣和非對稱(chēng)陣。對稱(chēng)陣的三個(gè)陣元在直線(xiàn)上等間距布放,非對稱(chēng)陣的三個(gè)陣元的間距之比是1:2。對于三元陣來(lái)說(shuō),對稱(chēng)陣和非對稱(chēng)陣的測向、測距原理是相同的。由于陣型的差異,非對稱(chēng)陣和對稱(chēng)陣在測距計算、距離模糊的范圍、時(shí)延測量誤差對測距誤差的影響等方面也存在差異。
 
下面以非對稱(chēng)陣為例給出測向測距原理[1～2]。如圖2所示,設三元非對稱(chēng)陣首中陣元的間距為d,目標方位角為θ,目標到各陣元的距離分別為r1、r2、r3,其中,r2為要測定的目標距離r。

圖2 三元非對稱(chēng)陣測向及測距模型

在極坐標系中,設目標的坐標為S(r,θ),三個(gè)陣元的坐標分別為1:(d,0),2:(0,0),3:(2dπ),聲速為c,目標信號到達各個(gè)陣元的時(shí)延差分別為τ12、τ23、τ13。其中,τ12表示陣元1、2接收信號的時(shí)間差,τ23表示陣元2、3接收信號的時(shí)間差,陣元1、3接收信號的時(shí)間差τ13為τ12和τ23兩者之和。稍加分析和推導可得到在遠場(chǎng)的目標方位的近似公式為:

2 設計需求分析

2.1 聲納脈沖偵察模塊的主要任務(wù)

聲納脈沖偵察模塊需要完成的任務(wù)主要為:在搜索狀態(tài)下實(shí)時(shí)檢測聲納脈沖的到達,并快速測量聲納脈沖的頻率和目標的方位;在跟蹤狀態(tài)下,進(jìn)一步解算出目標的距離以及聲納脈沖的重復周期,給出置信度。

2.2 輸入輸出接口

聲納脈沖模塊的輸入信息包括:左右舷的艏、舯、艉共六路已放大濾波的陣元信號;存儲在EPROM中的陣長(cháng)、水聽(tīng)器陣基線(xiàn)和艦艇的艏艉線(xiàn)之間的夾角和誤差修正表;實(shí)時(shí)測得的水中聲音的傳播速度;跟蹤命令。輸出信息包括:搜索狀態(tài)和跟蹤狀態(tài)顯示信息;解算出的頻率、方位、距離等數據;故障自檢結果。

2.3 軟件對硬件的要求

按照偵察模塊功能要求,系統軟件的工作主要由三個(gè)進(jìn)程構成,如圖3所示。系統平時(shí)工作在實(shí)時(shí)檢測進(jìn)程;一旦檢測到聲納脈沖,系統就進(jìn)入數據存儲進(jìn)程,將由模/數轉換器輸入的數據存入存儲器;完成數據存儲之后進(jìn)入數據解算進(jìn)程,解算之后的結果輸出給顯控臺,然后重新進(jìn)入檢測進(jìn)程。上述過(guò)程將一直循環(huán)往復。

圖3 系統工作進(jìn)程圖

2.3.1 實(shí)時(shí)檢測計算量
 
在實(shí)時(shí)檢測進(jìn)程中,外部六路陣元輸入信號由模/數轉換器進(jìn)行同步并行采樣。根據系統要求,每路采樣頻率為1MHz。數字信號處理器在進(jìn)行實(shí)時(shí)檢測時(shí)要對數據進(jìn)行降采樣處理,使采樣頻率降為100kHz。數字信號處理器對其中的四路信號(左右舷的艏艉通道)進(jìn)行實(shí)時(shí)自適應線(xiàn)譜增強(ALE)運算,以檢測聲納脈沖。根據算法分析,計算單路ALE約需要300個(gè)指令周期,四通道共需1200個(gè)指令周期,若采樣頻率為100kHz,則數字信號處理器的運算能力應大于120MIPS。

2.3.2 數據存儲量

當檢測到信號時(shí),數字信號處理器開(kāi)始將六路數據中的三路(左舷或右舷的艏、舯、艉陣元)存入數據存儲器中。存儲單元的大小是由解算所需的最大數據量、系統的采樣速率、三路信號間的最大延時(shí)等因素決定的。假設陣長(cháng)D＝45m,取聲速c＝1500m/s,則在