DDS芯片AD9832的原理及應用

摘要：AD9832是AD公司生產(chǎn)的直接數字頻率合成器。它體積小、重量輕、操作方便，同時(shí)具有極高的頻率辯率。文章介紹了直接數字頻率合成器（DDS）AD9832的原理，分析了AAD9832的內部結構、引腳功能以及在高頻測試儀中的應用。

關(guān)鍵詞：直接數字頻率合成器 DDS AD9832 高頻測試儀

直接數字頻率合成是一種新的頻率合成技術(shù)和信號產(chǎn)生方法。直接數字頻率合成器（DDS）具有超高速的頻率轉換時(shí)間，極高的頻率分辨率和較低的相位噪聲，在頻率改變與調頻時(shí)，DDS器件能夠保持相位的連續，因此很容易實(shí)現頻率、相位和幅度調制。此外，該器件還具有可編程控制的突出優(yōu)點(diǎn)。因此，直接數字頻率合成器得到了越來(lái)越廣泛的應用，成為當今電子系統及設備中頻率源的首選器件。

1 DDS的基本原理

DDS的原理框圖如圖1所示。圖中相位累加器可在每一個(gè)時(shí)鐘周期來(lái)臨時(shí)將頻率控制碼所決定的相位增量Δphase累加一次，如果記數大于2N，則自動(dòng)溢出，而只保留后面的N位數字于累加器中。正弦查詢(xún)表ROM用于實(shí)現從相位累加器輸出的相位值到正弦幅度值的轉換，并根據輸入到正弦查詢(xún)表ROM的相位值取出ROM中與其對應的數字量，然后送到DAC中將其轉變?yōu)槟M量，最后通過(guò)濾波器輸出一個(gè)很純的正弦波信號。

其輸出頻率fout與時(shí)鐘頻率fclk及頻率控制碼決定的相位增量Δphase有關(guān)?？捎孟率剿愠觯?/p>

fout=（Δphase/2N）fclk

式中，N是相位累加器的比特數。根據采樣定理，DDS的最高輸出頻率應小于fclk/2，而實(shí)際只能達到40%fclk。

DDS的最小頻率分辨率可由下式給出：

Δfmin=fclk/2N

因此，只要N足夠大，即累加器的位數具有足夠的長(cháng)度，以能得以所需的頻率分辨率。

2 AD9832芯片介紹

2.1 AD9832的內部結構

AD9832是AD公司生產(chǎn)的一款完整的DDS芯片，它的最高時(shí)鐘頻率可達25MHz。其內部的功能結構圖如圖2所示。AD9832主要由數控振蕩器（NCO）和相位調制器、正弦查詢(xún)表以及一個(gè)10位數模轉換器（DAC）組成。其中數控振蕩器和相位調制器部分包含兩個(gè)32位的頻率寄存器、一個(gè)32位的相位累加器和四個(gè)12位的相位寄存器。

2.2 AD9832的引腳功能

AD9832的主要端口分為數據及控制端口、電源端口以及參考和輸出信號端口幾部分。這些端口引腳的功能如下：

MCLK：數字時(shí)鐘輸入端，該時(shí)鐘決定了DDS的輸出頻率精度和相位噪聲。

SCLK：串行時(shí)鐘信號，數據在SCLK的每一個(gè)下降沿寫(xiě)入AD9832。

SDATA：16位串行數據輸入端。

FSYNC：數據同步信號輸入端，當它為低電平時(shí)，表示正在輸入一個(gè)新字。

FSELECT：頻率選擇控制器。AD9832有兩個(gè)頻率寄存器FREQ0和FREQ1。當FSELECT=0時(shí)，選擇FREQ0；當FSELECT=1時(shí)，選擇FREQ1?？梢允褂霉苣_FSELECT或位FSELECT來(lái)控制選擇使用哪一個(gè)寄存器，當使用位FSELECT進(jìn)行選擇時(shí)，管腳FSELECT應與DGND相接。

PSEL0，PSEL1：相位選擇控制端。AD9832有四個(gè)相位寄存器PHASE0、PHASE1、PHASE2和PHASE3。當PSEL0和PSEL1為00時(shí)，選擇PHASE0；為10時(shí)，選擇PHASE1；當為01時(shí)，選擇PHASE2；為11時(shí)，選擇PHASE3。同樣可以用管腳PSEL0，PSEL1或位PSEL0，PSEL1來(lái)控制選擇使用哪一個(gè)寄存器。當使用位PSEL0，PSEL1時(shí)，應將管腳PSEL0，PSEL1接DGND。

DVDD：數字電源端（5V±10%或3.3V±10%）。該端口與DGND之間可接0.1μF的去耦電容。

DGND：數字地。

AGND：模擬地。

AVDD：模擬電源端（5V±10%或3.3V±10%）該端與AGND之間可接0.1μF的去耦電容。

FS ADJUST：D/A轉換器的滿(mǎn)刻度調整端。它與AGND之間需接一個(gè)電阻，D/A轉換器的滿(mǎn)刻度輸出電流值與此電阻的大小有關(guān)。

REFIN：參考電壓輸入端。

REFOUT：參考電壓輸出端。

IOUT：高阻抗電流源輸出，使用時(shí)必須通過(guò)一個(gè)負載電阻才能與AGND相連。

COMP：內部參考放大器的補償端。

3 AD9832在高頻測試儀中的應用

高頻測試儀是針對電力線(xiàn)載波通道高頻參數測試的設備，一般用在發(fā)電廠(chǎng)、變電站等場(chǎng)所對高頻通道設備的高頻參數進(jìn)行測試。目前廣泛使用的測試裝置是電平振蕩器和選頻電平表，兩者配合可完成測試工作。

筆者將直接數字頻率合成技術(shù)引入其中，并采用DSP芯片作為微控制器設計了一臺集電平振蕩器和選頻電平表于一體的智能化的高頻測試儀。其工作原理是將模擬輸入信號經(jīng)過(guò)高速采樣，然后利用DSP的數字信號處理功能通過(guò)軟件編程算法來(lái)實(shí)現頻率和電平的測量，從而實(shí)現選頻電平表的功能。而AD9832和D/A轉換芯片構成的可控信號源則可實(shí)現電平振蕩器的功能，其原理圖如圖3所示。

當DSP向AD9832寫(xiě)入命令后，AD9832將產(chǎn)生所需頻率的正弦或調頻調幅信號，其輸出經(jīng)低通濾波后送入D/A轉換器的參考源輸入端以實(shí)現輸出信號的幅度。這一信號經(jīng)放大后可以得到一個(gè)頻率和幅度均可控的正弦波信號，而反饋回路則可確保輸出值為設定值。

AD9832有串口和DSP相連，SCLK、SDATA和FSYNC三個(gè)管腳用來(lái)向AD9832寫(xiě)入數據和控制字。當FSYNC=0時(shí)，表示正向AD9832寫(xiě)入一個(gè)新字，并將在下一個(gè)SCLK的下降沿讀入第一位，其余的位在隨后的SCLK的下降沿讀入，經(jīng)過(guò)16個(gè)SCLK下降沿后，置FSYNC=1。在寫(xiě)頻率/相位寄存器時(shí)，前4位用來(lái)判斷哪一個(gè)目標寄存器，緊接著(zhù)的4位用來(lái)放目標寄存器地址，而低8位所放的則是寫(xiě)入寄存器的數據。AD9832采用32個(gè)累加器，其輸出的數據在進(jìn)入正弦查詢(xún)表之間被截斷為12位，然后經(jīng)內部集成的10位DAC產(chǎn)生模擬信號輸出。其輸出值為fout=FREG×fMclk/2 32，其中FPEG為所選擇的頻率寄存器中所裝入的值。

4 結束語(yǔ)

DDS作為新型的頻率合成器，可廣泛應用于現代通信設備中。本文介紹的是將AD9832用于高頻測試儀中，該裝置不僅具有優(yōu)良有頻率準確度和穩定性，而且體積小、重量、操作簡(jiǎn)便。而AD9832作為DDS其中的一款芯片還具有體積小，價(jià)格低，功耗小，頻率分頻率高等特點(diǎn)，因此，AD9832的應用遠不止上述方面，它必將得到更廣泛的應用。