LVDS技術(shù)原理和設計簡(jiǎn)介

摘 要： 介紹了LVDS（低電壓差分信號）技術(shù)的原理和應用，并討論了在單板和系統設計中應用LVDS時(shí)的布線(xiàn)技巧。

關(guān)鍵詞： LVDS PCB設計

１ LVDS介紹

LVDS（Low Voltage Differential Signaling)是一種低擺幅的差分信號技術(shù)，它使得信號能在差分PCB線(xiàn)對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動(dòng)輸出實(shí)現了低噪聲和低功耗。

幾十年來(lái)，5V供電的使用簡(jiǎn)化了不同技術(shù)和廠(chǎng)商邏輯電路之間的接口。然而，隨著(zhù)集成電路的發(fā)展和對更高數據速率的要求，低壓供電成為急需。降低供電電壓不僅減少了高密度集成電路的功率消耗，而且減少了芯片內部的散熱，有助于提高集成度。

減少供電電壓和邏輯電壓擺幅的一個(gè)極好例子是低壓差分信號（LVDS）。LVDS物理接口使用1.2V偏置提供400mV擺幅的信號（使用差分信號的原因是噪聲以共模的方式在一對差分線(xiàn)上耦合出現，并在接收器中相減從而可消除噪聲）。LVDS驅動(dòng)和接收器不依賴(lài)于特定的供電電壓，因此它很容易遷移到低壓供電的系統中去，而性能不變。作為比較，ECL和PECL技術(shù)依賴(lài)于供電電壓，ECL要求負的供電電壓，PECL參考正的供電電壓總線(xiàn)上電壓值（Vcc)而定。而ＧLVDS是一種發(fā)展中的標準尚未確定的新技術(shù)，使用500mV的供電電壓可提供250mV 的信號擺幅。不同低壓邏輯信號的差分電壓擺幅示于圖１。

LVDS在兩個(gè)標準中定義。IEEE P1596.3(1996年３月通過(guò))，主要面向SCI(Scalable Coherent Interface)，定義了LVDS的電特性，還定義了SCI協(xié)議中包交換時(shí)的編碼；ANSI/EIA/EIA-644(1995年11月通過(guò))，主要定義了LVDS的電特性，并建議了655Mbps的最大速率和1.823Gbps的無(wú)失真媒質(zhì)上的理論極限速率。在兩個(gè)標準中都指定了與物理媒質(zhì)無(wú)關(guān)的特性，這意味著(zhù)只要媒質(zhì)在指定的噪聲邊緣和歪斜容忍范圍內發(fā)送信號到接收器，接口都能正常工作。 LVDS具有許多優(yōu)點(diǎn)：①終端適配容易；②功耗低；③具有fail-safe特性確?？煽啃?；④低成本；⑤高速傳送。這些特性使得LVDS在計算機、通信設備、消費電子等方面得到了廣泛應用。

圖２給出了典型的LVDS接口，這是一種單工方式，必要時(shí)也可使用半雙工、多點(diǎn)配置方式，但一般在噪聲較小、距離較短的情況下才適用。每個(gè)點(diǎn)到點(diǎn)連接的差分對由一個(gè)驅動(dòng)器、互連器和接收器組成。驅動(dòng)器和接收器主要完成TTL信號和LVDS信號之間的轉換?；ミB器包含電纜、PCB上差分導線(xiàn)對以及匹配電阻。LVDS驅動(dòng)器由一個(gè)驅動(dòng)差分線(xiàn)對的電流源組成通常電流為3.5mA)，LVDS接收器具有很高的輸入阻抗，因此驅動(dòng)器輸出的電流大部分都流過(guò)100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mA 的電壓。當驅動(dòng)器翻轉時(shí)，它改變流經(jīng)電阻的電流方向，因此產(chǎn)生有效的邏輯″1″和邏輯″0″狀態(tài)。低擺幅驅動(dòng)信號實(shí)現了高速操作并減小了功率消耗，差分信號提供了適當噪聲邊緣和功率消耗大幅減少的低壓擺幅。功率的大幅降低允許在單個(gè)集成電路上集成多個(gè)接口驅動(dòng)器和接收器。這提高了PCB板的效能，減少了成本。

不管使用的LVDS傳輸媒質(zhì)是PCB線(xiàn)對還是電纜，都必須采取措施防止信號在媒質(zhì)終端發(fā)生反射，同時(shí)減少電磁干擾。LVDS要求使用一個(gè)與媒質(zhì)相匹配的終端電阻（100±20Ω），該電阻終止了環(huán)流信號，應該將它盡可能靠近接收器輸入端放置。LVDS驅動(dòng)器能以超過(guò)155.5Mbps的速度驅動(dòng)雙絞線(xiàn)對，距離超過(guò)１０ｍ。對速度的實(shí)際限制是：①送到驅動(dòng)器的TTL數據的速度；②媒質(zhì)的帶寬性能。通常在驅動(dòng)器側使用復用器、在接收器側使用解復用器來(lái)實(shí)現多個(gè)TTL信道和一個(gè)LVDS信道的復用轉換，以提高信號速率，降低功耗。并減少傳輸媒質(zhì)和接口數，降低設備復雜性。

LVDS接收器可以承受至少±1V的驅動(dòng)器與接收器之間的地的電壓變化。由于LVDS驅動(dòng)器典型的偏置電壓為+1.2V，地的電壓變化、驅動(dòng)器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對于接收器的地是共模電壓。這個(gè)共模范圍是：+0.2V～+2.2V。建議接收器的輸入電壓范圍為：0V～+2.4V。

２ LVDS系統的設計

LVDS系統的設計要求設計者應具備超高速單板設計的經(jīng)驗并了解差分信號的理論。設計高速差分板并不很困難，下面將簡(jiǎn)要介紹一下各注意點(diǎn)。

2.1 PCB板

 (A）至少使用４層PCB板（從頂層到底層）：LVDS信號層、地層、電源層、TTL信號層；

（B）使TTL信號和LVDS信號相互隔離，否則TTL可能會(huì )耦合到LVDS線(xiàn)上，最好將TTL和LVDS信號放在由電源／地層隔離的不同層上；

（C）使LVDS驅動(dòng)器和接收器盡可能地靠近連接器的LVDS端；

（D）使用分布式的多個(gè)電容來(lái)旁路LVDS設備，表面貼電容靠近電源／地層管腳放置；

（E）電源層和地層應使用粗線(xiàn)，不要使用50Ω布線(xiàn)規則；

（F）保持PCB地線(xiàn)層返回路徑寬而短；

（G）應該使用利用地層返回銅線(xiàn)（gu9ound return wire）的電纜連接兩個(gè)系統的地層；

（H） 使用多過(guò)孔(至少兩個(gè))連接到電源層(線(xiàn))和地層(線(xiàn))，表面貼電容可以直接焊接到過(guò)孔焊盤(pán)以減少線(xiàn)頭。

2.2 板上導線(xiàn)

（A） 微波傳輸線(xiàn)（microstrip）和帶狀線(xiàn)（stripline）都有較好性能；

（B） 微波傳輸線(xiàn)的優(yōu)點(diǎn)：一般有更高的差分阻抗、不需要額外的過(guò)孔；

（C） 帶狀線(xiàn)在信號間提供了更好的屏蔽。

2.3 差分線(xiàn)

（A）使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線(xiàn)，并且使差分線(xiàn)對離開(kāi)集成芯片后立刻盡可能地相互靠近（距離小于１０ｍｍ），這樣能減少反射并能確保耦合到的噪聲為共模噪聲；

（B）使差分線(xiàn)對的長(cháng)度相互匹配以減少信號扭曲，防止引起信號間的相位差而導致電磁輻射；

（C）不要僅僅依賴(lài)自動(dòng)布線(xiàn)功能，而應仔細修改以實(shí)現差分阻抗匹配并實(shí)現差分線(xiàn)的隔離；

（D）盡量減少過(guò)孔和其它會(huì )引起線(xiàn)路不連續性的因素；

（E）避免將導致阻值不連續性的90°走線(xiàn)，使用圓弧或45°折線(xiàn)來(lái)代替；

（F）在差分線(xiàn)對內，兩條線(xiàn)之間的距離應盡可能短，以保持接收器的共模抑制能力。在印制板上，兩條差分線(xiàn)之間的距離應盡可能保持一致，以避免差分阻抗的不連續性。

2.4 終端

（A）使用終端電阻實(shí)現對差分傳輸線(xiàn)的最大匹配，阻值一般在90～130Ω之間，系統也需要此終端電阻來(lái)產(chǎn)生正常工作的差分電壓；

（B）最好使用精度１～2%的表面貼電阻跨接在差分線(xiàn)上，必要時(shí)也可使用兩個(gè)阻值各為50Ω的電阻，并在中間通過(guò)一個(gè)電容接地，以濾去共模噪聲。

2.5 未使用的管腳

所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發(fā)送／驅動(dòng)器輸入和控制／使能管腳接電源或地。

2.6 媒質(zhì)（電纜和連接器）選擇

（A）使用受控阻抗媒質(zhì)，差分阻抗約為100Ω，不會(huì )引入較大的阻抗不連續性；

（B）僅就減少噪聲和提高信號質(zhì)量而言，平衡電纜（如雙絞線(xiàn)對）通常比非平衡電纜好；

（C）電纜長(cháng)度小于0.5m時(shí)，大部分電纜都能有效工作，距離在0.5m～10m之間時(shí),CAT 3(Categiory 3)雙絞線(xiàn)對電纜效果好、便宜并且容易買(mǎi)到，距離大于10m并且要求高速率時(shí)，建議使用CAT 5雙絞線(xiàn)對。

2.7 在噪聲環(huán)境中提高可靠性設計

LVDS 接收器在內部提供了可靠性線(xiàn)路，用以保護在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當驅動(dòng)器三態(tài)或者接收器上的電纜沒(méi)有連接到驅動(dòng)器上時(shí)，它并沒(méi)有提供在噪聲環(huán)境中的可靠性保證。在此情況下，電纜就變成了浮動(dòng)的天線(xiàn)，如果電纜感應到的噪聲超過(guò)LVDS內部可靠性線(xiàn)路的容限時(shí)，接收器就會(huì )開(kāi)關(guān)或振蕩。如果此種情況發(fā)生，建議使用平衡或屏蔽電纜。另外，也可以外加電阻來(lái)提高噪聲容限，如圖3所示。 圖中R1、R3是可選的外接電阻，用來(lái)提高噪聲容限，R2≈100Ω。

當然，如果使用內嵌在芯片中的LVDS收發(fā)器，由于一般都有控制收發(fā)器是否工作的機制，因而這種懸置不會(huì )影響系統。

３ 應用實(shí)例

LVDS技術(shù)目前在高速系統中應用的非常廣泛，本文給出一個(gè)簡(jiǎn)單的例子來(lái)看一下具體的連線(xiàn)方式。加拿大PMC公司的DSLAM（數字用戶(hù)線(xiàn)接入模塊）方案中，利用LVDS技術(shù)實(shí)現點(diǎn)對點(diǎn)的單板互聯(lián)，系統結構可擴展性非常好，實(shí)現了線(xiàn)卡上的高集成度，并且完全能夠滿(mǎn)足業(yè)務(wù)分散、控制集中帶來(lái)的大量業(yè)務(wù)數據和控制流通信的要求。 圖４描述了該系統線(xiàn)卡與線(xiàn)卡之間、線(xiàn)卡與背板之間的連線(xiàn)情形，使用的都是單工方式，所以需要兩對線(xiàn)來(lái)實(shí)現雙向通信。圖中示出了三種不同連接方式，從上到下分別為：存在對應連接芯片；跨機架時(shí)實(shí)現終端匹配；同層機框時(shí)實(shí)現終端匹配。在接收端串接一個(gè)變壓器可以減小干擾并避免LVDS驅動(dòng)器和接收器地電位差較大的影響。