一種基于FPGA和單片機的頻率監測系統設計

　　2．等精度頻率計的實(shí)現

　　為了減小誤差，得到高的測量精度，我們采用多周期同步測量法，即等精度測量法，通過(guò)對被測信號與閘門(mén)時(shí)間之間實(shí)現同步化，從而從根本上消除了在閘門(mén)時(shí)間內對被測信號進(jìn)行計數時(shí)的 l量化誤差，使測量精度大大提高，是在測量領(lǐng)域用得比較多的的一種精度很高的測量方法。

　　2．1 頻率測量總體設計與方案

　　本系統主要是以凌陽(yáng)單片機和FPGA為核心，多周期同步等精度測量頻率計的核心結構用VHDL硬件描述語(yǔ)言對FPGA進(jìn)行編程，實(shí)現頻率、周期、脈沖寬度和占空比的測量。而單片機則作為控制部分實(shí)現了頻率計的控制、掃描和顯示，系統級框圖如下圖4：

　　本設計頻率測量方法的主要測量原理如圖5所示，圖中預置門(mén)控信號GATE是由單片機發(fā)出，GATE的時(shí)間寬度對測頻精度影響較少，可以在較大的范圍內選擇，只要FPGA計數器在計100M信號不溢出都行，根據理論計算GATE的時(shí)間寬度Tc可以大于42．94s，但是由于單片機的數據處理能力限制，實(shí)際的時(shí)間寬度較少，一般可在l0～0．1s間選擇，即在高頻段時(shí)，閘門(mén)時(shí)間較短；低頻時(shí)閘門(mén)時(shí)間較長(cháng)。這樣閘門(mén)時(shí)問(wèn)寬度Tc依據被測頻率的大小自動(dòng)調整測頻，從而實(shí)現量程的自動(dòng)轉換，擴大了測頻的量程范圍；實(shí)現了全范圍等精度測量，減小了低頻測量的誤差。

　　2．2 測頻輸入級的設計

　　由于輸入的信號幅度不確定、波形不確定、邊沿不夠陡峭，而FPGA只處理TTL電平的信號，因此我們必須對輸入信號進(jìn)行放大、整形處理。詳細設計的電路圖如圖6所示。