一種基于EP2SGX系列FPGA的PCI接口設計

　　4 工具軟件在PCI總線(xiàn)調試中的使用

　　在板卡的調試過(guò)程中使用了WinDriver軟件，該軟件是美國Jungo公司出品用于編寫(xiě)驅動(dòng)程序的一種工具，是主要針對PCI、ISA、USB的一種開(kāi)發(fā)工具。該軟件對于調試PCI板卡很方便。用戶(hù)不需要復雜的編程就能控制PCI沒(méi)備進(jìn)行讀寫(xiě)操作，從而在硬件剛設計調試時(shí)，就能測試板卡性能的好壞，可測試的功能具體包括VenderID、Device ID的識別、基地址的分配、中斷的分配、I／O端口的讀寫(xiě)測試等。

　　另外，在調試過(guò)程中還利用了Quartus軟件自帶的SignalTap嵌入式邏輯分析儀軟件。該工具軟件只需要通過(guò)編程電纜將JTAG口與調試計算機連接后，便可在線(xiàn)采集各種信號波形，驗證邏輯設計是否正確。

　　5 PCI接口板卡設計體會(huì )

　　設計的CPCI板卡經(jīng)過(guò)多次試驗和測試，驗證了配置空間訪(fǎng)問(wèn)、I／O空間訪(fǎng)問(wèn)、外部中斷等功能均正確。目前已經(jīng)成功應用于產(chǎn)品中，下面簡(jiǎn)要介紹設計開(kāi)發(fā)過(guò)程中的一些體會(huì )。

　　(1)PCI接口在板卡設計中需注意的問(wèn)題

　?、侔蹇ㄉ系囊恍┬盘柖急仨氃诳拷B接器J1的地方串行放置阻值為10 Ω的終端電阻。必須端接電阻的信號有：AD[31：0]、C／BE[3：0]、PAR、FRAME#、IRDY#、TRDY#、STOP#、LOCK#、IDSEL#、DEVSEL#、PERR#、SERR#、RST#、INTA#。電阻應放置在距PCI信號連接器引腳15．2 mm以?xún)?，以減少信號經(jīng)過(guò)板卡端接后對背板的影響。不需要使用終端電阻的信號有：CLK，REQ#和GNT#。在實(shí)際設計中，必須按以上要求將信號進(jìn)行端接處理，否則PCI總線(xiàn)會(huì )工作不正常。

　?、趶倪B接器J1到端接電阻的信號線(xiàn)的長(cháng)度不應超過(guò)15．2 mm。

　?、蹚倪B接器兒經(jīng)端接電阻到FPGA的信號線(xiàn)的長(cháng)度不應超過(guò)38．1 mm。

　　(2)配置空間的簡(jiǎn)化設計

　　PCI總線(xiàn)的配置空間為2,56個(gè)字節。在設計中，只需對用到的參數進(jìn)行配置。一般對VenderID、DeviceID、CommandStatus、RevisicmID、ClassCode、HeaderType、InterruptLine及InterruptPin等寄存器進(jìn)行配置即可滿(mǎn)足大多場(chǎng)合下的使用要求。

　　(3)總線(xiàn)命令的簡(jiǎn)化設計

　　PCI規范中規定了16種總線(xiàn)命令，設計者只需塒其中有用的命令進(jìn)行響應即可?？偩€(xiàn)命令的簡(jiǎn)化可減少總線(xiàn)對話(huà)的種類(lèi)，從而可減少硬件沒(méi)計的復雜性。一般來(lái)說(shuō)，只要有配置空間讀寫(xiě)、I／O空間讀寫(xiě)及存儲器的讀寫(xiě)，便可滿(mǎn)足一般的使用。

　　6 結束語(yǔ)

　　本文介紹了在StratixⅡGX系列FPGA上實(shí)現PCI接口的設計技術(shù)，具有較強的靈活性，可以方便地移植到其他可編程器件上，有一定的通用性。隨著(zhù)計算機技術(shù)的不斷發(fā)展，計算機總線(xiàn)在PCI總線(xiàn)基礎上逐漸發(fā)展為更高帶寬和頻率的PCI-X總線(xiàn)和擁有2．5G傳輸速率的PCI-Express總線(xiàn)。從當前發(fā)展趨勢來(lái)看，PCI-Express總線(xiàn)正得到越來(lái)越廣泛的應用，必將成為下一代的總線(xiàn)標準。