使用Xilinx的Spartan-6 FPGA作DDR芯片測試

目前廣泛使用的計算機內存芯片是DDR(雙倍數據率同步動(dòng)態(tài)隨機存儲器)[1]。它的最新品種DDR3單片容量已經(jīng)可以達到2Gb以上，數據率可以達到1.6Gb/s以上[2]，因此如何快速準確判定DDR芯片的好壞(功能測試)就很必要。

由于DDR這類(lèi)芯片的設置和讀寫(xiě)時(shí)序相當復雜，要在其性能所達到的高速條件下對其進(jìn)行測試，許多人選用的技術(shù)方法是：直接把它們放到計算機的內存專(zhuān)用插座上，編一個(gè)相應的程序去進(jìn)行測試。這不失為一種最簡(jiǎn)單的選擇。但由于在測試過(guò)程中，計算機讀取相應的指令還要花費不少時(shí)間，所以在芯片容量越來(lái)越大的情況下，這并不是一個(gè)好方法。

使用FPGA，將測試軟件變成硬件，做成DDR專(zhuān)用測試工具，是提高測試效率的較好的選擇。一開(kāi)始設計的DDR專(zhuān)用測試工具是使用Xilinx公司的Spartan-3E來(lái)實(shí)現的，但是很快發(fā)現：無(wú)論如何進(jìn)行設計約束，諸多的地址信號、控制信號和數據信號很難做到同步送出，信號時(shí)延的離散范圍很難達到0.2ns以下。對于數據率在200Mb/s以下的早期DDR產(chǎn)品，這勉強可以接受。但目前DDR2的數據率已經(jīng)可以高達800Mb/s，也就是說(shuō)，按相位角算，離散范圍已達60°。為了保證上述有關(guān)信號的同步，不得不在FPGA與DDR相連接的所有信號線(xiàn)之間，增加了用CPLD器件做成的同步接口，利用CPLD器件端口到端口具有一致的延時(shí)特性來(lái)保證所有信號時(shí)間上的一致性。

對于Xilinx公司的Spartan-6系列[3]，由于它有專(zhuān)為各類(lèi)DDR內存設計的存儲器控制模塊(MCB)，用戶(hù)可以利用提供的存儲器控制模塊，直接驅動(dòng)DDR芯片，大大方便了與DDR的接口。

在我們新的DDR專(zhuān)用測試工具“DDR存儲芯片測試儀”中，使用Spartan-6系列的XC6SLX16芯片，按照該公司的ug416.pdf文件[4]的指引，用CORE Generator軟件中的MIG3.4分別產(chǎn)生了DDR2和DDR3兩種類(lèi)型的應用文件，包括DDR的基層MCB控制模塊的應用文件，和它們的高層次使用舉例文件example_top。后者本身就是一個(gè)DDR的測試程序，它向你顯示如何實(shí)現與基層MCB控制模塊接口。我們在它的基礎上增加了一些測試模式，并增加了測試設置寄存器和測試結果狀態(tài)寄存器，用一個(gè)宏晶公司的STC12C5408單片機作為整個(gè)DDR芯片測試設備的管理器，經(jīng)串行口與主機通信，很順利地實(shí)現了對DDR2、DDR3芯片的測試。