手機芯片加速整合 3D IC是重要武器

　　3D IC將是半導體業(yè)者站穩手機晶片市場(chǎng)的必備武器。平價(jià)高規智慧型手機興起，已加速驅動(dòng)內部晶片整合與制程演進(jìn);然而，20奈米以下先進(jìn)制程研發(fā)成本極高，但所帶來(lái)的尺寸與功耗縮減效益卻相對有限，因此半導體廠(chǎng)已同步展開(kāi)3D IC技術(shù)研發(fā)，以實(shí)現更高的晶片整合度，其中，三星已率先宣布將于2014年導入量產(chǎn)。

　　拓墣產(chǎn)業(yè)研究所半導體中心研究員蔡宗廷認為，MEMS技術(shù)將是手機設計差異化的關(guān)鍵，包括MEMS自動(dòng)對焦和振蕩器的出貨成長(cháng)均極具潛力。

　　拓墣產(chǎn)業(yè)研究所半導體中心研究員蔡宗廷表示，2013～2015年手機內部晶片將以應用處理器為核心不斷向外整并，并導入20奈米(nm)以下先進(jìn)制程，包括基頻處理器、聯(lián)網(wǎng)模組及射頻(RF)收發(fā)器均將合而為一。此外，電源、影音和觸控IC也將逐步整合成系統單晶片(SoC);而各種微機電系統(MEMS)感測器則透過(guò)封裝技術(shù)組成感測器集線(xiàn)器(SensorHub)，屆時(shí)手機內部標配晶片將從2012年的十二顆，迅速縮減至六顆左右。

　　眾所皆知，提高晶片整合度的關(guān)鍵在于制程微縮，然而，晶圓廠(chǎng)從28奈米跨入20奈米后，因面臨半導體材料物理特性極限，以及鉅額的設備、矽智財(IP)投資，閘極制作成本卻僅能下降3.34%，遠遠落后前幾代10～33%的水準;而面積也只縮減28%，不如先前每一代演進(jìn)大多能達到40%的改善;種種因素將導致20奈米約當八寸晶圓價(jià)格飆漲35.42%。

　　隨著(zhù)制程微縮的投資報酬率逐漸失衡，半導體業(yè)者已開(kāi)始加重研發(fā)3D IC，期取得較佳的下世代產(chǎn)品開(kāi)發(fā)效益。日前在2013年新加坡國際半導體展(SEMICONSingapore)中，三星、高通(Qualcomm)均已揭橥新一代WideI/O記憶體加邏輯晶片的立體堆疊設計方案，前者因同時(shí)擁有記憶體與應用處理器技術(shù)，更一馬當先宣布將于2014年導入量產(chǎn)。

　　對封測業(yè)者而言，3D IC更將是鞏固未來(lái)營(yíng)收的重要武器。蔡宗廷分析，一旦手機標配晶片的封裝需求砍半，將大幅影響封測廠(chǎng)營(yíng)收來(lái)源，因而刺激矽品和星科金朋(STATSChipPAC)，積極布局技術(shù)含量及毛利較高的3DIC封裝技術(shù)，包括晶片面對面堆疊(F2FStacking)、2.5D矽中介層(Interposer)等。

　　除封測廠(chǎng)外，臺積電也全力沖刺CoWoS(ChiponWaferonSubstrate)制程商用，吸引半導體設備廠(chǎng)加緊部署新方案。蔡宗廷透露，3D IC須進(jìn)行矽穿孔(TSV)，流程相當耗時(shí)，導致成本居高不下;為此，東京威力科創(chuàng )(TokyoElectron)近期已發(fā)布一套新流程，并透過(guò)改良蝕刻(Etching)、清洗(Cleaning)和內埋(Liner)等設備，節省晶圓阻擋層(Barrier)、化學(xué)機械研磨(CMP)及清洗的制作時(shí)程，讓3D IC晶圓生產(chǎn)加快一倍。同時(shí)，由于臺積電正逐漸增加在地采購比重，因此臺商鴻碩也已投入研發(fā)3D IC蝕刻設備，積極爭取訂單。

　　蔡宗廷強調，行動(dòng)裝置平價(jià)高規的發(fā)展勢不可當，以蘋(píng)果(Apple)為例，從2010年推出售價(jià)約650美元的iPhone4以來(lái)，2011～2012年的下兩代產(chǎn)品價(jià)位均維持同樣水準，但包括顯示器、處理器和記憶體規格卻大幅躍進(jìn);同樣的狀況也發(fā)生在其他Android手機品牌上，因而加重晶片商產(chǎn)品整合度、生產(chǎn)成本壓力。