一種基于DSP的軟件鎖相環(huán)模型與實(shí)現
隨著(zhù)大規模集成電路及高速數字信號處理器的發(fā)展,通信領(lǐng)域的信號處理越來(lái)越多地在數字域付諸實(shí)現。軟件鎖相技術(shù)是隨著(zhù)軟件無(wú)線(xiàn)電的發(fā)展和高速dsp的出現而開(kāi)展起來(lái)的一個(gè)研究課題。在軟件無(wú)線(xiàn)電接收機中采用的鎖相技術(shù)是基于數字信號處理技術(shù)在dsp等通用可編程器件上的實(shí)現形式,由于這一類(lèi)型鎖相環(huán)的功能主要通過(guò)軟件編程實(shí)現,因此可將其稱(chēng)為軟件鎖相環(huán)(software
pll)[1]。
盡管軟件鎖相環(huán)采用的基本算法思想與模擬鎖相環(huán)和數字鎖相環(huán)相比并沒(méi)有太大變化,然而其實(shí)現方式卻完全不同。本文將建立軟件鎖相環(huán)的z
域模型,分析軟件鎖相環(huán)中的延時(shí)估計、捕獲速度及多速率條件下的軟件鎖相環(huán)模型問(wèn)題[1]。
1軟件鎖相環(huán)的基本模型
在模擬鎖相環(huán)的基礎上,利用數字、模擬系統彼此之間的聯(lián)系,以二階二型鎖相環(huán)為例建立軟件鎖相環(huán)的z 域模型。文獻[2]詳細給出了鎖相環(huán)的基本模型和原理。
如果將鎖相環(huán)的基本部件采用軟件編程的形式實(shí)現,就可以得到軟件鎖相環(huán)的基本組成,如圖1所示。
首先從模擬鎖相環(huán)的s域模型出發(fā)得到軟件鎖相環(huán)的z 域模型(二階二型模擬鎖相環(huán)的s域模型請參閱文獻[2])。由于雙線(xiàn)性變換是聯(lián)系模擬系統與數字系統的一個(gè)重要方法,具有轉換簡(jiǎn)單且表達式清晰明了的特點(diǎn)[3],因此本文選擇雙線(xiàn)性變換法作為模擬鎖相環(huán)與軟件鎖相環(huán)之間的轉換基礎。





2軟件鎖相環(huán)的數學(xué)模型
數字鑒相器的z域模型如下:









3多速率條件下的軟件鎖相環(huán)
在數字化接收機中,經(jīng)常碰到多速率條件下的抽樣率轉換問(wèn)題。所謂多速率系統是指在一個(gè)數字系統中存在2個(gè)或2個(gè)以上的抽樣率[4]。構成軟件鎖相環(huán)鑒相器的混頻器通常工作在系統采樣頻率上。在滿(mǎn)足奈奎斯特采樣定律的前提下,數字化接收機的系統采樣率一般高達數10 m。而數字鑒相器組成部分的反正切表,由于混頻之后的數據經(jīng)過(guò)多倍抽取,工作頻率已經(jīng)下降到與信號波特率相近的水平。數據抽取同時(shí)也降低dsp的運算量,由dsp完成的環(huán)路濾波的處理速度近似等于信號波特率。此外由于軟件鎖相環(huán)中的數控振蕩器需要給混頻器提供同樣速率的正交載波,其工作速率與混頻器相等,需要進(jìn)行內插來(lái)調整速率。
為了合理利用dsp有限的計算資源,總是在滿(mǎn)足同步需要的前提下盡可能地降低環(huán)路濾波的工作速率,也就是通常所說(shuō)的環(huán)路頻率。環(huán)路頻率是軟件鎖相環(huán)的一個(gè)重要參數,他同時(shí)決定著(zhù)鎖相環(huán)算法的計算量與捕獲速度。環(huán)路頻率過(guò)高將帶來(lái)額外的計算負擔,環(huán)路頻率太低又不能滿(mǎn)足捕獲速度的需要,在應用中通常取系統波特率作為環(huán)路頻率的大小。該擴展模型對應的線(xiàn)性相位z域模型如圖5所示。

實(shí)際情形中,由于零階保持內插幾乎不需要額外的運算量,因此經(jīng)常被采用。實(shí)際上環(huán)路頻率fl總是能夠跟上環(huán)路濾波器輸出信號的變化速率。換言之,對環(huán)路濾波器輸出信號按照f(shuō)l的速率進(jìn)行采樣保留了他的全部信息,因此零階保持內插對系統性能不會(huì )有太大影響[4]。
結合上述軟件鎖相環(huán)的基本原理,下面借助matlab仿真觀(guān)察軟件鎖相環(huán)的系統響應。本文以頻率階躍信號作為輸入,觀(guān)察軟件鎖相環(huán)的系統響應從而進(jìn)一步驗證本文建立的一系列軟件鎖相環(huán)模型。
設定系統采樣頻率為1 mhz,仿真時(shí)間0.1 s,信號中心頻率125 khz,起始相位-π/4,輸入頻率階躍100 hz,起始點(diǎn)為0.02 s,抽取因子為8。一般情況下,都希望環(huán)路工作在欠阻尼狀態(tài),取阻尼因子ξ=0.707,ωn由2πδf(快捕帶寬)決定[2],分別取2π*40,2π*50,2π*100。仿真出相位誤差響應曲線(xiàn)、nco偏置頻率曲線(xiàn)和頻率階躍信號的相位曲線(xiàn),如圖6所示。
從圖6可以看出,軟件鎖相環(huán)在[0,0.02]區間內相位誤差為0,處于鎖定狀態(tài)。在t=0.02 s時(shí)刻,輸入信號頻率產(chǎn)生了大小為100 hz的階躍,導致軟件鎖相環(huán)進(jìn)入捕獲過(guò)程。由于軟件鎖相環(huán)的校正作用,當ωn=2π*50時(shí),系統在t=0.05 s時(shí)刻重又進(jìn)入同步狀態(tài),相位誤差依舊為0。由相位誤差響應曲線(xiàn)可以看到,鎖相環(huán)可以無(wú)相差的跟蹤頻率階躍信號,同時(shí)表明雖然鎖相環(huán)鑒相誤差為0,但是由于環(huán)路濾波器的理想積分作用其輸出的控制信號并不為0,由該控制信號產(chǎn)生的100 hz偏置頻率保證了nco輸出與輸入信號的同步。當快捕帶寬發(fā)生變化導致改變時(shí),鎖相環(huán)的捕獲速度也發(fā)生了變化,快捕帶寬越寬,捕獲速度越快。

在寬帶數字化接收機的實(shí)現中,數字下變頻采用通用可編程下變頻器hsp50214b。在實(shí)現載波同步、碼元同步軟件鎖相環(huán)的整個(gè)反饋環(huán)路中,數控振蕩器、鑒相器由hsp50214b完成,環(huán)路濾波在tms320c6x中完成。dsp實(shí)現框圖如圖7所示。

(1)環(huán)路內f(wàn)ir濾波器帶來(lái)的延時(shí);
(2)數據等待處理帶來(lái)的額外延時(shí)。
在數字化接收機中,采用粗同步與細同步兩級。粗同步環(huán)路時(shí)延大,反應速度慢;細同步環(huán)路時(shí)延小,反應速度快,粗同步保證有效信號落在濾波器的通帶之內,細同步可以在粗同步基礎上獲得較大捕獲帶和同步帶。此外還采用拋棄若干采樣點(diǎn),消除不必要的環(huán)路延時(shí)。
可以看出,軟件鎖相環(huán)具有處理靈活的優(yōu)點(diǎn),他擺脫了復雜的硬件電路設計,解決了許多模擬環(huán)遇到的難題。目前,由于dsp功能越來(lái)越強大,工作速度越來(lái)越高,也為軟件鎖相技術(shù)的發(fā)展創(chuàng )造了必要的條件。
低通濾波器相關(guān)文章:低通濾波器原理
混頻器相關(guān)文章:混頻器原理 鑒相器相關(guān)文章:鑒相器原理 數字濾波器相關(guān)文章:數字濾波器原理 鎖相環(huán)相關(guān)文章:鎖相環(huán)原理 鎖相放大器相關(guān)文章:鎖相放大器原理
評論