基于FPGA的通用位同步器設計方案(一)
從圖4可以看到,該結構由1個(gè)移位器、5個(gè)觸發(fā)器、 8個(gè)相加器、2個(gè)乘法器組成,比直接型FIR節省10個(gè)乘法器、4個(gè)相加器的資源。其中,除以2的運算采用數據移位實(shí)現,避免使用除法器。輸入的8位數據 x,計算后得到10位的內插值y 輸出。由于內部所有寄存器經(jīng)計算后,均采用最小位數,有效地減少了Logic Elements資源的占用。
濾波器相關(guān)文章:濾波器原理
fpga相關(guān)文章:fpga是什么
濾波器相關(guān)文章:濾波器原理
電源濾波器相關(guān)文章:電源濾波器原理
數字濾波器相關(guān)文章:數字濾波器原理 鎖相環(huán)相關(guān)文章:鎖相環(huán)原理
評論