<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 將數據轉換器IP集成到系統芯片簡(jiǎn)化設計技術(shù)(二)

將數據轉換器IP集成到系統芯片簡(jiǎn)化設計技術(shù)(二)

作者: 時(shí)間:2013-11-05 來(lái)源:網(wǎng)絡(luò ) 收藏

需要外部基準時(shí)也會(huì )出現類(lèi)似的問(wèn)題。由于基準決定的滿(mǎn)幅輸入擺幅,如果噪聲或不需要的信號與基準耦合,就會(huì )成為輸出信號的一部分。

  圖 4a顯示了28納米12位Sigma-DeltaIQ模擬-數字轉換器頻譜,可以看到轉換器輸入與基準信號之間有耦合。這會(huì )導致第二諧波(h2)能量過(guò)大,將總諧波失真(THD)降低近14dB。相反,圖4b顯示的是相同IQ模擬-數字轉換器在耦合消除后的性能,這會(huì )使總諧波失真改善,達到 -72dBc。

  將數據轉換器IP集成到系統芯片簡(jiǎn)化設計技術(shù)(二)

  將數據轉換器IP集成到系統芯片簡(jiǎn)化設計技術(shù)(二)

  基準對流經(jīng)非零電阻(電阻壓降)基準路徑的非零電流造成的壓降很敏感。這一效應會(huì )在轉換中產(chǎn)生系統性的偏移(offset)和增益誤差(gain error)。

  考慮到這些影響,將數據轉換器正確植入之后,下一步就是對轉換器和I/O之間的模擬信號進(jìn)行布線(xiàn),同時(shí)采用以下技術(shù):

  技術(shù)3:保持模擬布線(xiàn)路徑簡(jiǎn)短

  保持模擬布線(xiàn)路徑盡可能簡(jiǎn)短,使無(wú)關(guān)信號不太可能耦合到模擬I/O出或基準中。

  技術(shù)4:增加屏蔽

  為盡可能減少關(guān)鍵模擬信號的噪聲耦合或串擾,特別是在串擾無(wú)法避免的情況下,設計人員應在攻擊者和受害者軌跡之間增加屏蔽。圖5介紹了增加有效屏蔽的正確方法:通過(guò)中間層(金屬N+1)將以金屬N布線(xiàn)的模擬信號軌跡A和B與以金屬N+2布線(xiàn)的噪聲信號C屏蔽開(kāi)來(lái),完全覆蓋重疊區域,并與干凈的模擬接地電源連接。通過(guò)在臨近信號增加金屬層走線(xiàn),可在同層的金屬間(分別是金屬N與N+2)實(shí)現進(jìn)一步屏蔽隔離。

  只有在必須的情況下才增加屏蔽,而且是不沿著(zhù)所有路徑,以避免不必要地增加信號寄生電容。

  將數據轉換器IP集成到系統芯片簡(jiǎn)化設計技術(shù)(二)

技術(shù)5:保持差分走線(xiàn)

  為確保模擬差分信號的共模噪聲抑制達到最佳效果,設計師應根據電阻、長(cháng)度、電容性負載和其他信號的寄生電容耦合、邦定線(xiàn)特征和印刷電路板(PCB)線(xiàn)路等等,對差分信號布線(xiàn)匹配。圖6是從模擬-數字轉換器到I/O匹配后的輸入(紅色Vinp和藍色Vinn)布線(xiàn)。

  將數據轉換器IP集成到系統芯片簡(jiǎn)化設計技術(shù)(二)

  技術(shù)6:限制電阻壓降或阻抗

  可通過(guò)以下方式確保布線(xiàn)串聯(lián)電阻不超過(guò)數據轉換器提供商注明的最大電阻值:

  △盡量縮短布線(xiàn)距離


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: 數據轉換器 IP 系統芯片

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>