將數據轉換器IP集成到系統芯片簡(jiǎn)化設計技術(shù)（三）

技術(shù)9：盡量減小電源域轉換

　　由于信號沿著(zhù)時(shí)鐘網(wǎng)絡(luò )進(jìn)展，并在不同的電源域進(jìn)行轉換，信號會(huì )受到不同電源的電源噪聲耦合的影響。這會(huì )導致抖動(dòng)增加。因此，時(shí)鐘路徑中的所有緩沖器應由同一個(gè)電源域（無(wú)論是源極電源或終極電源）供應電源。

　　圖 9是系統芯片內時(shí)鐘分布網(wǎng)絡(luò )的示例。如圖所示，鎖相環(huán)在vdd2電源域生成時(shí)鐘為四個(gè)模塊所用，它們是：兩個(gè)模擬-數字轉換器（ADC1和ADC2）、一個(gè)數字-模擬轉換器和一個(gè)通用邏輯塊。在這個(gè)圖中，repeater單元由源極電源（鎖相環(huán)buffer，vdd2）或是由終極電源（vddadc1、 vdddac、vddadc2或vddotr）供電。

　　技術(shù)10：將時(shí)鐘信號與攻擊信號屏蔽開(kāi)

　　將時(shí)鐘信號與攻擊信號屏蔽開(kāi)，目的是避免噪聲與時(shí)鐘耦合并減少抖動(dòng)。圖10介紹了一種屏蔽信號的方法。在圖中，信號路徑為M1（藍線(xiàn)），在各個(gè)方向與電路中的其他信號屏蔽開(kāi)。屏蔽層通常與時(shí)鐘網(wǎng)絡(luò )相同的接地電位連接。

　　4. 保持電源和接地電源干凈

　　任何模擬電路的電源抑制比（PSRR）都是有限的。電源和接地電源噪聲過(guò)大可能影響性能。處理寬帶信號時(shí)更是如此，原因是低頻率時(shí)抑制比高，但高頻率時(shí)抑制比自然會(huì )降低。因此，模擬電源應保持干凈，并且使用時(shí)應正確去耦合電容。

　　還有些其他影響，如布線(xiàn)電阻過(guò)大可能導致直流（DC）電壓壓降超出數據轉換器工作范圍，還可能造成交流（AC）電壓響應數據轉換器的自生紋波噪聲變慢，可以采用以下技術(shù)。

技術(shù)11：保持電源和接地布線(xiàn)電阻夠小

　　設計師應遵循數據轉換器廠(chǎng)商的建議，使電源和接地布線(xiàn)電阻在限制范圍內。這些限制的目的是確保數據轉換器的電流消耗造成的壓降不會(huì )使電源電壓超出IP的工作范圍。此外，如前面所解釋的，走線(xiàn)電阻會(huì )使自生紋波響應變慢。

　　技術(shù)12：使用專(zhuān)用的電源布線(xiàn)

　　集成多個(gè)數據轉換器時(shí)，設計師應使用專(zhuān)用電源布線(xiàn)，至少包括IO電源。圖11a解釋了兩個(gè)IQ-模擬-數字轉換器情況下的要求。

　　對于pad數量受限的系統，只要數據轉換器使用相同的時(shí)鐘頻率和相位，多個(gè)數據轉換器就可以共用相同的IO電源（如圖11b所示）。布線(xiàn)必須與I/O電源（采用星形連接）隔離，并保持電源分布對稱(chēng)。圖11c圖示說(shuō)明了不正確的電源分布。在這個(gè)例子中，電源分布沒(méi)有保持對稱(chēng)，造成性能降低和串擾。

　　結論