CMOS可靠性測試：脈沖技術(shù)如何助力AI、5G、HPC？

在半導體領(lǐng)域，隨著(zhù)技術(shù)的不斷演進(jìn)，對CMOS（互補金屬氧化物半導體）可靠性的要求日益提高。特別是在人工智能（AI）、5G通信和高性能計算（HPC）等前沿技術(shù)的推動(dòng)下，傳統的可靠性測試方法已難以滿(mǎn)足需求。本文將探討脈沖技術(shù)在CMOS可靠性測試中的應用，以及它如何助力這些新興技術(shù)的發(fā)展。

引言

對于研究半導體電荷捕獲和退化行為而言，交流或脈沖應力是傳統直流應力測試的有力補充。在NBTI（負偏置溫度不穩定性）和TDDB（隨時(shí)間變化的介電擊穿）試驗中，應力/測量循環(huán)通常采用直流信號，因其易于映射到器件模型中。然而，結合脈沖應力測試能夠提供額外的數據，幫助我們更好地理解依賴(lài)頻率電路的器件性能。

傳統上，直流應力和測量技術(shù)被廣泛用于表征CMOS晶體管的可靠性，例如溝道熱載流子注入（HCI）和時(shí)間依賴(lài)性介電擊穿（TDDB）引起的退化。但隨著(zhù)新材料和結構的引入，如高κ材料器件中的電荷捕獲現象，可靠性測試的性質(zhì)發(fā)生了變化。這些現象對評估新工藝的可靠性產(chǎn)生了重大影響。同時(shí)，人們對評估實(shí)際運行中電路的可靠性越來(lái)越感興趣，這些電路中多個(gè)設備是動(dòng)態(tài)開(kāi)關(guān)的。

因此，新材料和結構的使用使得動(dòng)態(tài)可靠性測試受到更多關(guān)注，引入脈沖或交流應力以及脈沖測量來(lái)表征應力引起的界面退化變得尤為重要。

脈沖表征 - 電荷泵

電荷泵（CP）和同時(shí)進(jìn)行C-V（高頻和準靜態(tài)C-V的結合）測量是表征MOS器件中界面陷阱態(tài)密度的兩種最常用的方法。然而，隨著(zhù)晶體管尺寸縮小，柵氧化物變薄，準靜態(tài)C-V對于小于3-4nm的氧化物變得不現實(shí)；因此，同時(shí)C-V不適合新的高κ材料的界面陷阱表征。

CP是理解柵疊加行為的一種有用技術(shù)，隨著(zhù)高κ薄膜越來(lái)越常用于晶體管柵而變得越來(lái)越重要。CP表征了界面和電荷捕獲現象。CP結果的變化可用于確定典型的可靠性測試方法所引起的退化量，采用直流或脈沖應力：熱載流子注入（HCI）、負偏置溫度不穩定性（NBTI）和隨時(shí)間變化的介電擊穿（TDDB）。

圖1：電荷泵測量示意圖。晶體管的源極和漏極連接到地面，而柵極以固定的頻率和振幅進(jìn)行脈沖

圖1顯示了電荷泵測量的示意圖?；镜腃P技術(shù)包括：對晶體管的柵極施加固定幅度、上升時(shí)間、下降時(shí)間和頻率的電壓脈沖序列時(shí)，測量基極電流。在此測試中，漏極、源連接到地面，襯底通過(guò)源測量單元（SMU）連接到地面，用于測量通過(guò)柵極的電流（Icp）。

兩種最常見(jiàn)的CP技術(shù)是電壓基極掃描和幅值掃描。在電壓基極電平掃描中，周期（脈沖寬度）和電壓振幅被固定，而掃描脈沖基極電壓（圖2a)。在每個(gè)電壓下，測量體電流并繪制基本電壓 (ICP vs Vbase)，如圖2a所示。

圖2 用于電荷泵送的兩種掃描類(lèi)型：左圖a）基極電壓掃描，右圖b）脈沖幅度掃描

第二種電荷泵技術(shù)是電壓幅度掃描，它具有一個(gè)固定的基本電壓和周期 ( 脈沖頻率 )，每個(gè)掃描步驟的電壓振幅都發(fā)生了變化（圖2b）。所獲得的數據與從電壓基極掃描中提取的數據相似，但在這種情況下，電荷泵電流與電壓幅度 (ICP vs 電壓幅度 ) 這些測量也可以在多個(gè)頻率（周期）上執行，以獲得界面陷阱的頻率響應。

對于高κ材料結構，CP技術(shù)可以將被捕獲的電荷 (Nit)量化為：

在硅基板/界面層以外的捕獲電荷可以被感知到。圖2a為基底電壓掃描的特征I_CP曲線(xiàn)，而圖2b為電壓幅值掃描的特征 I_CP曲線(xiàn)。

CP技術(shù)也可用于表征界面阱形成的初始階段。圖3顯示了使用1MHz頻率的“新”CP測量（即以前未測試過(guò)的 MOSFET）。暗態(tài)電流是初始的CP測量值；較淺的曲線(xiàn)表示隨后的測量結果。請注意，在較低的電壓下，ICP曲線(xiàn)的形狀以及大小都發(fā)生了變化。在多次測量后，隨著(zhù)效果飽和，變化趨勢就會(huì )有效地停止。曲線(xiàn)形狀的變化表明，CP測量所施加的電應力導致了界面陷阱的形成。這意味著(zhù)使用脈沖測量 CP可以有效地對器件施加壓力并引起一些退化。脈沖應力下的退化是對我們理解偏置溫度不穩定性（BTI）和TDDB的有益補充。

圖3. “新”器件上的電荷泵測量所引起的應力效應

BTI和TDDB的脈沖應力

BTI（其中包括 NBTI和PBTI）和TDDB有相似的測試方法。這種方法包括兩個(gè)間隔、應力和測量，其中一個(gè)用高電壓施加壓力，交替定期進(jìn)行測量，以確定退化量。NBTI和TDDB都是在高溫下進(jìn)行的，以加速退化，減少測試時(shí)間，測試時(shí)間可能從一小時(shí)到兩周不等。

近年來(lái)，對PMOSFET測試來(lái)說(shuō)，NBTI成為了一個(gè)日益重要的可靠性問(wèn)題。NBTI是一種柵極 - 通道界面的變化導致PMOS器件性能退化的現象。退化通常被定義為晶體管閾值電壓（V_T）的增加和漏極電流（ID）的退化。在老化或場(chǎng)效應場(chǎng)景下，這種退化通過(guò)失效降低了產(chǎn)量。NBTI 測試有一個(gè)最近發(fā)布的行業(yè)標準[7]。NBTI和傳統的HCI測試之間最大的測試方法的區別是，在NBTI測試中，當應力被消除時(shí)，應力誘導的退化會(huì )出現弛豫。

這種弛豫對傳統的應力和測量技術(shù)提出了挑戰，因為當器件沒(méi)有施加電壓時(shí)，應力間隔和測量間隔之間總是有一個(gè)過(guò)渡時(shí)間。在測量間隔中，一些壓力不施加后，鑒于儀器“看到”器件性能，該技術(shù)將高估器件壽命，因為退化效應減少后，壓力將出現在測量階段。此外，使用直流應力電壓不能準確地表示器件在真實(shí)電路中所承受的應力，因為當晶體管沒(méi)有工作時(shí)，大多數器件都會(huì )經(jīng)歷弛豫；因此，直流應力技術(shù)可能低估晶體管在真實(shí)電路中的壽命。隨著(zhù)新技術(shù)的可靠性利潤率不斷縮小，評估晶體管的使用壽命可能是比較昂貴的。

除了弛豫作為一種動(dòng)態(tài)可靠性行為，在高κ柵材料的晶體管中也發(fā)現了電荷捕獲。這是因為在CMOS工藝中沉積高κ材料的過(guò)程還不成熟，與二氧化硅門(mén)工藝相比，薄膜中還有大量的陷阱中心。當柵極被打開(kāi)時(shí)，電荷可以暫時(shí)捕獲在柵極中，隨著(zhù)時(shí)間的推移改變晶體管的性能，捕獲的電荷改變晶體管的閾值電壓。根據柵極的質(zhì)量和捕獲條件，捕獲電荷可能需要幾十毫秒到毫秒。

高κ柵極內的電荷分布也會(huì )影響電場(chǎng)分布，從而改變高κ柵極的可靠性行為。同時(shí)，由于在較低的柵極電壓下去除電荷，也存在類(lèi)似的弛豫效應。弛豫將導致對設備壽命的不準確估計，因為它強烈地依賴(lài)于時(shí)間，同時(shí)隨著(zhù)應力測量的過(guò)渡時(shí)間，弛豫時(shí)間通常在測試環(huán)境中沒(méi)有得到很好的控制。

新的可靠性現象的動(dòng)態(tài)特性要求脈沖應力來(lái)模擬電路內器件的性能。不同的電路和電路拓撲工作在不同的頻率下，因此可能需要與頻率相關(guān)的壽命提取來(lái)建立基于頻率壽命的模型。在這些應用中，脈沖應力比直流應力技術(shù)有優(yōu)勢。脈沖應力對器件施加動(dòng)態(tài)信號，更好地接近頻率相關(guān)的電路行為。在脈沖應力期間，應力被中斷，退化部分恢復，這恢復了器件的壽命。應力產(chǎn)生的界面陷阱，在應力關(guān)閉期間被部分退火或修復。由于這種恢復（或自退火）行為，可靠性工程師和科學(xué)家正在使用脈沖應力技術(shù)來(lái)更好地評估器件的壽命，因為它適用于電路內或產(chǎn)品內的條件。

圖4. NBTI應力/測量圖，顯示了兩種不同的脈沖應力方法：上圖a）使用傳統柵極和漏極電壓的動(dòng)態(tài)NBTI（DNBTI），下圖b）DNBTI模擬逆變器條件，漏極電壓與柵極電壓處于相反的相位

通過(guò)使用周期性應力來(lái)模擬器件在電路中的應力，脈沖應力基本上是一個(gè)短的直流應力，被沒(méi)有施加應力的時(shí)間中斷（圖4）。對于NBTI，這種應力脈沖之間的非應力部分允許退化恢復到一定程度[9]。這種部分恢復對確定并模擬了該器件的使用壽命行為具有重要意義。部分恢復還不能被很好地理解，并且會(huì )因每個(gè)使用器件的結構、尺寸和材料的組合而有所不同。圖4 顯示了兩個(gè)脈沖應力的例子，盡管還有其他的脈沖應力方法。圖4a顯示了NBTI的脈沖應力，其中漏極電壓在應力間隔期間保持0V。圖4b顯示了NBTI的脈沖應力，除了柵極電壓外漏極電壓是脈沖的。這第二種方法用于模擬逆變電路中的單個(gè)器件的性能。圖4b中的柵極和漏極都受到了壓力，因此在器件退化過(guò)程中同時(shí)存在NBTI和HCI。一般來(lái)說(shuō)，脈沖應力技術(shù)產(chǎn)生更少的退化，器件的壽命更長(cháng)。

圖5. 由于脈沖應力而導致的Nit退化

對于NBTI，脈沖應力技術(shù)用于研究單個(gè)器件以及數字電路的動(dòng)態(tài)行為。圖5顯示了不同脈沖應力持續時(shí)間導致的 Nit 的增加，結合了圖4a的應力方法和圖2a的周期性CP測量值。除了BTI，TDDB在靜態(tài)和動(dòng)態(tài)故障狀態(tài)中的作用可以很好地被理解。對于在TDDB測試期間監測 SILC（應力引發(fā)的泄漏電流），應力/測量圖類(lèi)似于圖4a，但Vdrain保持在一個(gè)恒定的非零電壓，允許在應力期間讀取Id。

結論

脈沖電壓為研究高κ薄膜的固有材料、界面和可靠性性能以及基于這些新薄膜的器件提供了關(guān)鍵的能力。脈沖電壓同時(shí)測量直流電流是電荷的基礎，對測量固有電荷捕獲具有重要價(jià)值。與直流或脈沖應力結合使用，CP還可以研究電荷捕獲，以及在高κ-Si界面和高κ薄膜內的新電荷產(chǎn)生。脈沖應力還提供了一種應力方法，可以更好地模擬電路內器件所看到的實(shí)際應力，這對各種器件的可靠性測試都很有用，包括BTI、TDDB和HCI。此外，脈沖應力提供了對使用直流應力不能很好監測器件可靠性行為的另一種方法。脈沖應力補充了傳統的直流技術(shù)，以提供更好地表征器件的可靠性行為。