下一代3D晶體管，邁出重要一步

加州大學(xué)圣巴巴拉分校的研究人員利用二維 (2D) 半導體技術(shù)，研發(fā)出新型三維 (3D) 晶體管，這是半導體技術(shù)的重大進(jìn)步。他們的方法為具有前所未有的微型化潛力的節能、高性能電子產(chǎn)品鋪平了道路。

「這一突破代表著(zhù)我們朝著(zhù)下一代晶體管技術(shù)邁出了重要一步，這種技術(shù)能夠支持計算和人工智能應用的快速發(fā)展，」電氣與計算機工程教授、納米電子學(xué)和二維材料領(lǐng)域知名專(zhuān)家 Kaustav Banerjee 表示?！竿ㄟ^(guò)將原子厚度的二維半導體集成到三維架構中，我們?yōu)樾阅芴嵘?、晶體管可擴展性和能源效率開(kāi)辟了新的可能性?！?/span>

Banerjee 和他的團隊的研究成果發(fā)表在《自然電子》雜志上。

突破晶體管小型化的極限

為了提高現有設備的性能并推動(dòng)新技術(shù)的進(jìn)步，選擇的策略是將晶體管（現代電子產(chǎn)品的基本元件）小型化，以便更密集地封裝它們，并在相同尺寸的芯片上實(shí)現更多操作。

事實(shí)上，微型化領(lǐng)域一些最重要的進(jìn)步已經(jīng)促成了應變硅和高 k/金屬柵極場(chǎng)效應晶體管 (FET) 的設計和開(kāi)發(fā)，這些晶體管解決了尺寸縮小難題并提高了性能。然而，就主流硅技術(shù)而言，晶體管只能縮小到一定尺寸，否則就會(huì )達到性能極限，尤其是在能效方面。這些限制被稱(chēng)為「短溝道效應」，表現為亞閾值漏電流和開(kāi)關(guān)不良，這使得在保持低功耗的同時(shí)縮小這些晶體管的尺寸變得困難。?

十多年前，隨著(zhù) Fin-FET 的引入，許多限制都得到了克服。Fin-FET 是一種 3D 架構，將「柵極」包裹在從晶體管源極到漏極的通道周?chē)?，從而減輕了短通道效應，同時(shí)縮小了占位面積。然而，據作者稱(chēng)，即使對于最先進(jìn)的 Fin-FET 來(lái)說(shuō)，將晶體管縮小到 10 納米以下通道長(cháng)度，同時(shí)保持低功耗和良好的性能，也越來(lái)越具有挑戰性。

在這方面，UCSB 團隊的研究表明，當使用 2D 半導體實(shí)現 3D 柵極環(huán)繞 (GAA) 結構晶體管時(shí)，其增強的靜電特性可用于實(shí)現最終縮小的幾納米通道長(cháng)度晶體管，從而顯著(zhù)提高性能和能效。他們將這些 3D GAA 晶體管縮寫(xiě)為 NXFET，其中 N=納米，X=片、叉或板，代表通道堆疊的拓撲結構。他們的研究確定了如何使用 2D 半導體獨特地設計此類(lèi)晶體管。

三維全柵極 CMOS 場(chǎng)效應晶體管，形式為納米片、納米叉和納米板，全部由二維層狀半導體獨特實(shí)現。G=柵極，S=源極，D=漏極，Lch=通道長(cháng)度

納米板 FET 的力量

具體而言，研究中引入的納米板 FET 架構被證明可以最大限度地發(fā)揮原子級厚度的 2D 材料（如二硫化鎢 (WS?)）的獨特性能。這種新穎的架構利用了 2D 層的橫向堆疊，類(lèi)似于「板堆」，將集成密度提高了十倍，并具有等性能指標。

Banerjee 解釋道：「通過(guò)利用 2D 材料獨特的物理和量子力學(xué)特性，我們可以克服許多與用硅設計的傳統 3D 晶體管相關(guān)的限制。我們的模擬表明，納米板晶體管在能源效率和性能方面實(shí)現了顯著(zhù)的改進(jìn)，通道長(cháng)度縮小到 5nm 以下?！?/span>

用于先進(jìn)設計的尖端工具

該團隊利用最先進(jìn)的模擬工具（包括 QTX，一種基于非平衡格林函數框架的量子傳輸工具）來(lái)評估其設計的性能。這種方法使他們能夠模擬關(guān)鍵因素，例如能帶非拋物線(xiàn)性、有限帶寬、接觸電阻和載流子遷移率，這些測量值描述了材料與穿過(guò)它的電荷載流子（如電子）之間的關(guān)系。為了提供準確的輸入參數，研究人員使用了密度泛函理論，該理論部分由已故的 Walter Kohn 開(kāi)發(fā)，他是加州大學(xué)圣塔芭芭拉分校的物理學(xué)家，因「開(kāi)發(fā)密度泛函理論」而獲得 1998 年諾貝爾化學(xué)獎。

該研究的主要作者阿納布·帕爾 (Arnab Pal) 說(shuō)：「先進(jìn)的量子傳輸方法與非理想接觸電阻和電容等實(shí)際考慮相結合，使我們的框架既全面又切合實(shí)際?！?/span>

轉變 CMOS 縮放比例

研究結果表明，基于 2D 半導體的 3D-FET 在驅動(dòng)電流（操作器件的電流量）和能量延遲積（切換所需的能量）等關(guān)鍵指標方面優(yōu)于硅基 3D-FET。2D 材料的薄度可最大限度地降低器件電容，從而降低功耗，而其垂直堆疊則支持在制造過(guò)程中實(shí)現更好的縮放。

「我們的工作不僅展示了二維材料的潛力，還為將其集成到三維晶體管設計中提供了詳細的藍圖，」該研究的合著(zhù)者曹偉說(shuō)?！高@是半導體行業(yè)在尋求延續摩爾定律的過(guò)程中向前邁出的關(guān)鍵一步?！?/span>

著(zhù)眼于未來(lái)的發(fā)展，UCSB 團隊計劃深化與行業(yè)合作伙伴的合作，以加速這些技術(shù)的采用。他們還計劃通過(guò)納入缺陷散射和自熱等其他現實(shí)因素來(lái)改進(jìn)模型，以支持實(shí)驗驗證。

「這項研究代表了基礎科學(xué)和實(shí)用工程的一次激動(dòng)人心的融合，」Banerjee 總結道?！肝覀冎铝τ谕苿?dòng)二維半導體從實(shí)驗室向實(shí)際應用的轉變?！?/span>

這項創(chuàng )新的影響超出了傳統計算的范圍，在邊緣 AI、柔性電子和物聯(lián)網(wǎng)超低功耗設備方面都有潛在應用。這些發(fā)現還鞏固了加州大學(xué)圣巴巴拉分校在先進(jìn)半導體研究方面的領(lǐng)導地位，延續了其在電子和光子技術(shù)領(lǐng)域取得開(kāi)創(chuàng )性突破的傳統。