MRAM：RAM和NAND再遇強敵

M 是一種非易失性存儲技術(shù)，通過(guò)磁致電阻的變化來(lái)表示二進(jìn)制中的 0 和 1，從而實(shí)現數據的存儲。由于產(chǎn)品本身具備非易失性，讓其在斷電情況下依然可以保留數據信息，并擁有不遜色于 DRAM 內存的容量密度和使用壽命，平均能耗也遠低于 DRAM。

被大廠(chǎng)看好的未來(lái)之星，非它莫屬。

三星：新里程碑

目前三星仍然是全球專(zhuān)利第一，2002 年三星宣布研發(fā) MRAM，2005 年三星率先研究 STT-MRAM，但是此后的十年間，三星對 MRAM 的研發(fā)一直不溫不火，成本和工藝的限制，讓三星的 MRAM 研發(fā)逐漸走向低調。2014 年，三星與意法半導體簽訂 28nmFD-SOI 技術(shù)（一種與 FinFET 齊名的技術(shù)）多資源制造全方位合作協(xié)議，授權三星在芯片量產(chǎn)中利用意法半導體的 FD-SOI 技術(shù)。當年，三星成功生產(chǎn)出 8MbeMRAM，并利用 28nmFDS，在 2019 年成功量產(chǎn)首款商用 eMRAM。2020 年，三星首批基于 eMRAM 的商用產(chǎn)品上市，由其制造的 Sony GPS SoCs(28nm FDSOI) 被用于華為的智能手表，以及由臺積電采用 22nm 超低漏電制程 (ULL) 制造的 Ambiq 低功耗 MCU。

2022 年 12 月，三星在著(zhù)名的微電子和納米電子會(huì )議 IEEE 國際電子器件會(huì )議 (IEDM) 上發(fā)表了一篇題為"面向非易失性 RAM 應用的全球最節能 MRAM 技術(shù)"的論文。該論文介紹了基于三星 28 納米和 14 納米邏輯工藝節點(diǎn)的面向非易失性 RAM 的產(chǎn)品技術(shù)。作為對該論文所分享的杰出研究和突破性成果的認可，該論文被選為 IEDM 存儲器類(lèi)別的亮點(diǎn)論文。憑借這一認可，三星達到了一個(gè)新的里程碑。

具體而言，增強型磁隧道結（MTJ）堆棧工藝技術(shù)大幅降低了寫(xiě)入錯誤率（WER）。此外，MTJ 還從以前的 28 納米節點(diǎn)提升到 14 納米 FinFET 工藝，實(shí)現了 33% 的面積縮放。這種芯片級尺寸允許在同一晶圓上生產(chǎn)更多芯片，從而產(chǎn)生更多的凈芯片。此外，它還使讀取周期時(shí)間縮短了 2.6 倍，16Mb 的封裝尺寸也縮小到了 30 平方毫米，是目前業(yè)界最小的商用尺寸。該解決方案在-25°C 溫度條件下可提供超過(guò) 1E142 個(gè)周期的近乎無(wú)限的耐用性。不過(guò)，最重要的成就可能還是同類(lèi)最佳的能效，在 54MB/s 帶寬條件下，主動(dòng)讀取和寫(xiě)入功耗分別為 14mW 和 27mW。

三星電子 eMRAM 的兩大新成就是開(kāi)關(guān)效率提高和 MTJ 擴展。開(kāi)關(guān)效率是衡量 eMRAM 性能的關(guān)鍵指標。例如在 8Mb 陣列上重復進(jìn)行的單位 WER 測試結果表明，芯片中的 WER 分布降低了 20%。通過(guò)應用 MTJ 堆棧工程，可以驗證 WER 達到個(gè)位數 ppb5 水平。

eMRAM 的第二大成就是改進(jìn)了 MTJ 擴展。在 eMRAM 架構中，由于開(kāi)關(guān)電流與 MTJ 位面積成正比，因此有必要減小 MTJ 的尺寸，以降低每個(gè)位的寫(xiě)入能量。然而，在 MTJ 縮放過(guò)程中，由于單元電阻的增加和變化，耐久性和讀取裕度都會(huì )下降。在創(chuàng )新和獨創(chuàng )性方面，三星的研究團隊對隧道勢壘工藝進(jìn)行了重大改進(jìn)，將電阻面積減少了 25%，短故障率降低了 2.75 倍。與閃存型 eMRAM 相比，通過(guò)將 MTJ 的尺寸縮小 25%，降低了 NVM 型 eMRAM 的有源寫(xiě)入電流，同時(shí)還確保了 MTJ 尺寸控制所需的足夠制造余量。

三星目標是到 2026 年實(shí)現 8 納米制程，到 2027 年實(shí)現 5 納米制程。

MTJ 在后端（BEOL）金屬布線(xiàn)工藝之間形成，不會(huì )影響邏輯基線(xiàn)，從而使 MRAM 能夠在 MTJ 工藝變化最小的情況下縮減到 FinFET 節點(diǎn)。利用這一優(yōu)勢，三星正在從 28 納米 eMRAM 技術(shù)升級到 14 納米 FinFET 工藝。這種 14 納米 eMRAM 目前正在開(kāi)發(fā)中，符合 AEC-Q1007Grade1 標準（汽車(chē)半導體可靠性測試的全球標準）。目標是在 2024 年之前完成開(kāi)發(fā)。

此前三星披露了其開(kāi)發(fā)業(yè)界首個(gè) 5 納米 eMRAM 的計劃。除了到 2024 年推出 14 納米 eMRAM 之外，該公司還計劃到 2026 年和 2027 年分別推出 8 納米和 5 納米 eMRAM，進(jìn)一步擴大其 eMRAM 產(chǎn)品組合。與 14 納米工藝相比，8 納米 eMRAM 的密度預計將提高 30%，速度提高 33%。

這項內存技術(shù)有望引領(lǐng)電動(dòng)汽車(chē)和自動(dòng)駕駛汽車(chē)時(shí)代的到來(lái)。

英特爾：自主研發(fā)

在過(guò)去幾年里，包括臺積電、英特爾、三星、SK 海力士等晶圓代工廠(chǎng)和 IDM，相繼大力投入 MRAM 研發(fā)。

EETimes 發(fā)布一份報告顯示，英特爾自主研發(fā)的商用 MRAM(磁阻隨機存取存儲器) 已經(jīng)做好大批量生產(chǎn)的準備。提交這篇論文的英特爾工程師 Ligiong Wei 表示：「英特爾嵌入式 MRAM 技術(shù)可在 200 攝氏度下實(shí)現長(cháng)達 10 年的記憶期，并可在超過(guò) 100 萬(wàn)個(gè)開(kāi)關(guān)周期內實(shí)現持久性。由于具有省電的特性，英特爾的嵌入式 MRAM 很有可能率先用在移動(dòng)設備上，例如物聯(lián)網(wǎng) (IoT) 之類(lèi)的設備商應用，通海還能搭上 5G 世代的列車(chē)?！?/p>

優(yōu)勢

成本更低、能耗更低、非揮發(fā)性且抗輻射

片上系統 (SoC) 嚴重依賴(lài) SRAM 技術(shù)來(lái)高速訪(fǎng)問(wèn)常用數據。SRAM 無(wú)處不在：可能每個(gè) SoC、ASSP 和處理器都使用 SRAM，并且對于許多設備（尤其是處理器）來(lái)說(shuō)，大部分芯片總面積可能被 SRAM 占據。

性能是 SRAM 的主要優(yōu)勢，但它是以犧牲芯片面積和功耗為代價(jià)的。與大多數其他類(lèi)型的存儲器相比，SRAM 存儲器非常大：對于相同的位數，SRAM 比 DRAM 大 20-30 倍，可能比閃存大 100 倍以上。SRAM 的速度、靈活性以及與 CMOS 工藝的輕松集成帶來(lái)了顯著(zhù)的芯片成本損失。

SRAM 的另一個(gè)弱點(diǎn)是漏電，這會(huì )導致待機功耗。對于電池供電的物聯(lián)網(wǎng) (IoT) 設備來(lái)說(shuō)，高待機功耗可能是一個(gè)大問(wèn)題，因為許多設備大部分時(shí)間都處于閑置狀態(tài)。如果電池在閑置期間耗盡，電池壽命就會(huì )受到嚴重影響?？紤]到這一點(diǎn)，SRAM 的性能是以高昂的成本為代價(jià)的。

此外，使用 SRAM 的嵌入式系統必須在系統進(jìn)入睡眠狀態(tài)時(shí)存儲所有持久數據。代碼和用于在啟動(dòng)時(shí)配置或個(gè)性化系統的數據也需要存儲。閃存非易失性存儲器 (NVM) 傳統上擔任此角色，但閃存技術(shù)具有顯著(zhù)的寫(xiě)入、讀取和擦除限制，增加了系統的復雜性。

多年來(lái)，半導體行業(yè)一直在努力尋找一種可以取代 SRAM 并消除對 NVM 需求的存儲技術(shù)；然而，直到最近，還沒(méi)有找到合適的替代內存技術(shù)。許多候選人來(lái)了又走，受到費用、復雜性或許多其他問(wèn)題的困擾，使他們不適合商業(yè)生產(chǎn)。然而，一種這樣的替代技術(shù)即將在 SRAM 上取得進(jìn)展：MRAM。

MRAM，即磁阻 RAM，是一種新興的持久性存儲器技術(shù)，已實(shí)現商業(yè)化生產(chǎn)。與 SRAM 和傳統 NVM 相比，它具有以下主要優(yōu)點(diǎn)：

• 與 SRAM 一樣，它是可字節尋址的，但與 NVM 不同。

• 性能與 SRAM 相當，遠高于 NVM。

• MRAM 的耐用性可以與 SRAM 相匹配，而 SRAM 的耐用性比 NVM 高出許多數量級。

• MRAM 沒(méi)有與 NVM 相關(guān)的復雜缺點(diǎn)，例如扇區擦除和磨損均衡。

雖然這些特性使 MRAM 與 SRAM 更加接近，但 MRAM 與 SRAM 之間有四個(gè)關(guān)鍵特性：成本、漏電流、非易失性和抗輻射性?？紤]到這四個(gè)因素，MRAM 抓住了 SRAM 和 NVM 技術(shù)的最佳特性，同時(shí)避免了很多缺點(diǎn)。

成本不到 SRAM 的一半

MRAM 塊的大小約為等效 SRAM 塊的三分之一。

無(wú)晶圓廠(chǎng)公司通常依賴(lài)其代工廠(chǎng)或專(zhuān)業(yè)內存供應商提供 SRAM 塊，而代工廠(chǎng)會(huì )嚴格優(yōu)化其 SRAM 位單元，將其視為關(guān)鍵知識產(chǎn)權。不根據所需的整體性能，而是特別根據該節點(diǎn)可用的 SRAM 技術(shù)來(lái)選擇技術(shù)節點(diǎn)的情況并不罕見(jiàn)。如果 SRAM 要求規定了比電路其余部分要求更激進(jìn)的節點(diǎn)（特別是不跨節點(diǎn)擴展的電路，例如模擬或高壓電路），那么芯片成本可能會(huì )大幅上升。顯示驅動(dòng)器 IC 是這種現象的一個(gè)典型例子。

SRAM 的主要問(wèn)題是位單元的大小——即使代工廠(chǎng)對其進(jìn)行了高度優(yōu)化。SRAM 位單元使用六到八個(gè)晶體管。甚至還有所謂的「非易失性 SRAM」單元需要 12 個(gè)晶體管，這使得它們超出了任何不惜任何代價(jià)對持久性有強烈需求的應用的成本范圍。

隨著(zhù)技術(shù)節點(diǎn)的進(jìn)步，SRAM 的大小問(wèn)題越來(lái)越突出。

相比之下，MRAM 在其存儲單元中使用單個(gè)晶體管。該晶體管與提供存儲的磁阻結構相結合，因此存儲器陣列內不需要其他支持晶體管。因此，包括外圍電路在內的完整 MRAM 存儲塊的大小約為等效 SRAM 塊的三分之一，或者小三分之二。這種關(guān)系在更先進(jìn)的節點(diǎn)上會(huì )變得更加明顯——也就是說(shuō)，MRAM 的大小可能是 SRAM 的四分之一，在 10 納米或更小的節點(diǎn)上甚至可能更小。

此特性的關(guān)鍵是磁阻元件，稱(chēng)為磁隧道結（或 MTJ）。與 SRAM（純 CMOS）相比，它需要三個(gè)額外的處理步驟。這就形成了一種微妙的成本動(dòng)態(tài)：這些額外的步驟使整體晶圓成本增加了 5-11%，但芯片尺寸的節省卻非?？捎^(guān)，特別是對于大量使用 SRAM 的設計，以至于用 MRAM 替換 SRAM 會(huì )導致顯著(zhù)降低模具成本。

未來(lái)：MRAM 塑造人工智能和機器學(xué)習的未來(lái)

由于物理極限，半導體的制程微縮已經(jīng)漸至瓶頸，經(jīng)過(guò)多年發(fā)展的 DRAM 內存和 NAND 閃存已經(jīng)難有潛力再挖。作為新興技術(shù)的 MRAM 則擁有很多發(fā)展空間。除了英特爾，臺積電在去年也傳出有一重啟 MRAM 產(chǎn)品的研發(fā)計劃。

到目前為止，多種存儲器介質(zhì)被研究用于構建存算一體系統，包括基于電荷存儲原理的傳統存儲器和基于電阻存儲原理的新型存儲器。傳統存儲器主要包括 SRAM、DRAM 和 Flash。其中 SRAM 和 DRAM 是易失性器件，頻繁的刷新并不利于降低功耗。而 Flash 雖然是非易失性的，但是隨著(zhù)讀寫(xiě)次數增加，浮柵氧化層會(huì )逐漸失效，反復讀寫(xiě)可靠性很低。因此，各種基于電阻改變的新型存儲器是實(shí)現存算一體的有效載體。

YoleDevelopment 分析稱(chēng)，到 2024 年，MRAM 的市場(chǎng)規模將增加 40 倍，制造工藝將減少到 16nm，存儲容量則會(huì )從 1Gbit 增加到 8Gbit。2018 年至 2024 年間，MRAM 市場(chǎng)規模將以年均 85％的速度增長(cháng)，到 2024 年將達到 17.8 億美元?，F在已經(jīng)較為成熟的 eMRAM 在 2026 年市場(chǎng)規模將達到約 17 億美元，相當于整個(gè)新興 eNVM 市場(chǎng)的 76% 左右。

MRAM 在工業(yè)應用中也有廣闊的前景，分析師表示，工業(yè)應用程序需要具有非?？斓膶?xiě)入能力，且需要非易失性存儲，但 NAND 閃存、NOR 閃存和 EEPROM 的寫(xiě)入速度都非常慢，并且消耗大量電力，而額外搭配電池的 SRAM，每隔幾年就需要更換電池，對比之下 MRAM 更為合適。

隨著(zhù)汽車(chē)的電子化，對滿(mǎn)足汽車(chē)惡劣駕駛環(huán)境、快速耐用的非易失性解決方案的需求正在逐漸增加。MRAM 具有近乎無(wú)限的耐久性及高可靠性，是能夠滿(mǎn)足電子應用程序中這種市場(chǎng)需求的非易失性存儲器，最為理想。2022 年，瑞薩電子宣布推出 STT-MRAM 測試芯片，其表示，與采用 FEOL 制造的閃存相比，在 22nm 以下工藝中，采用 BEOL 制造的 MRAM 具有優(yōu)勢，因為它與現有 CMOS 兼容邏輯工藝技術(shù)，并且對額外掩模層的需求更小。