3D DRAM 設計能否實(shí)現？

如果說(shuō)有一項技術(shù)的擴展效果不太好的話(huà)，那就是 DRAM。造成這種情況的原因有很多：最重要的一個(gè)是 DRAM 單元的實(shí)際設計和制造關(guān)系。專(zhuān)門(mén)從事半導體電路設計的 Lam Research 發(fā)表了一篇論文，簡(jiǎn)述了未來(lái) DRAM 產(chǎn)品的開(kāi)發(fā)流程。

綜上所述，3D DRAM 的使用在未來(lái)或許是可能的。據該公司稱(chēng)，我們大約需要 5-8 年的時(shí)間才能設計出可制造的 3D DRAM 器件，2D DRAM 縮放結束與 3D DRAM 縮放開(kāi)始之間可能存在三年的差距。

Lam Research 使用其專(zhuān)有的 SEMulator3D 軟件分享了可能的 3D DRAM 設計。我們看到一些與縮放和層堆疊挑戰、電容器和晶體管尺寸縮小、細胞間連接和過(guò)孔陣列（其他 3D 設計中使用的互連）相關(guān)的解決方案。最后，該公司列出了實(shí)現其擬議設計的工藝要求。

2D DRAM 架構的垂直視圖（左），即當前 DRAM 架構中使用的相同設計。3D DRAM 示例，其中通過(guò)將芯片堆疊在一起來(lái)增加密度（右）。

由于 DRAM 單元的設計方式，不可能將 2D DRAM 組件橫向放置并將它們堆疊在一起。這是因為 DRAM 單元具有高縱橫比（它們的高度大于厚度）。將它們側向傾斜需要超出我們當前的橫向蝕刻（和填充）能力。

然而，當嘗試解決設計約束時(shí)，可以根據需要進(jìn)行一些更改和調整。這說(shuō)起來(lái)簡(jiǎn)單，但實(shí)施起來(lái)卻非常困難。當前的 DRAM 電路設計本質(zhì)上需要三個(gè)組件：位線(xiàn)（注入電流的導電結構）；晶體管，接收位線(xiàn)的電流輸出，并作為柵極來(lái)控制電流是否流入電路（并充滿(mǎn)電路）；流經(jīng)位線(xiàn)和晶體管的電流最終以位（0 或 1）的形式存儲在電容器中。

Lam Research 使用了多種芯片設計「技巧」來(lái)實(shí)現工作架構。首先，他們將位線(xiàn)移至晶體管的另一側。由于位線(xiàn)不再被電容器包圍，這意味著(zhù)更多的晶體管可以連接到位線(xiàn)本身，從而增加芯片密度。

Lam Research 的最終 DRAM 單元設計允許更多的晶體管通過(guò)相同的位線(xiàn)饋入，增加內存密度，同時(shí)「扁平化」設計，使其更適合 3D 縮放。

該設計電路的公司還應用了多種尖端晶體管制造技術(shù)，以最大限度地提高面積密度。其中包括英特爾正在研究下一代柵極技術(shù)的全環(huán)柵極 (GAA) 叉板設計。借助 Lam Research 提出的新 DRAM 架構，單元設計的各層可以相互重疊堆疊，就像 SSD 中的 NAND 一樣。

鏈接

除了 3D DRAM 的新架構設計之外，互連技術(shù)也至關(guān)重要。Lam Research 推出了幾種新方法，包括將柵極包裹在硅晶體管周?chē)ㄈ珫艠O）以及連接各層的水平 MIM（金屬-絕緣體-金屬）電容器陣列，以促進(jìn)電流在中央位線(xiàn)堆棧上的移動(dòng)。28 層 3D 設計的關(guān)鍵組成部分如下：

圍繞柵極所有側面的納米層硅晶體管堆棧

兩行晶體管之間的位線(xiàn)層堆疊

24 條垂直字線(xiàn)（DRAM 單元）

位線(xiàn)層和晶體管之間的多個(gè)橋連接；晶體管和電容器

一組臥式 MIM（金屬-絕緣-金屬）電容器

顯示過(guò)孔序列的垂直結構特寫(xiě)。

可以像 NAND 一樣開(kāi)發(fā)

在領(lǐng)先公司的努力下，NAND 尺寸現已提升至 236 層。此外，三星計劃在 2024 年開(kāi)始生產(chǎn) 300 層 NAND 存儲器。3D DRAM 設計還沒(méi)有開(kāi)始，它還處于起步階段。在 Lam Research 討論的設計中，估計第一代可能僅由 28 個(gè)堆疊層組成。然而，有人表示，如果這個(gè)問(wèn)題得到解決，通過(guò)架構改進(jìn)和附加層，DRAM 密度可以實(shí)現重大飛躍。正如我們在其他制造技術(shù)中看到的那樣，可以使用通孔陣列（支撐 TSMC TSV 的互連技術(shù)）將各個(gè)層連接在一起。

至于不良部分，目前還沒(méi)有生產(chǎn)設備能夠可靠地生產(chǎn)所需的元件。該公司強調，如今 DRAM 設計還很不成熟，改進(jìn)和重新設計工具和流程是普遍需求。因此，任何事情都還不算太晚，可以在不久的將來(lái)采取措施獲得必要的工具。

3D X-DRAM 技術(shù)

也有不同的公司關(guān)注這個(gè)問(wèn)題?？偛课挥谑ズ稳?NEO Semiconductor 今年詳細介紹了其 3D X-DRAM 技術(shù)。這項 DRAM 專(zhuān)利技術(shù)的開(kāi)發(fā)是為了「解決 DRAM 的容量瓶頸問(wèn)題，并取代整個(gè) 2D DRAM 市場(chǎng)」。

根據該公司的路線(xiàn)圖，在 DRAM 中實(shí)施類(lèi)似 3D NAND 的 DRAM 單元陣列將使到 2030 年能夠生產(chǎn) 1Tb 存儲器。得益于 1 Tb（1 太比特）集成電路，單個(gè) RAM 可以提供 2 TB 等大容量。如果使用 32 個(gè)獨立芯片，4 TB 也可能實(shí)現。

大多數玩家仍然使用 8 GB 或 16 GB 內存。坦白說(shuō)，3D X-DRAM 主要是用于服務(wù)器。當使用 32 個(gè) 32GB 芯片和當前 DDR4 內存技術(shù)時(shí)，每個(gè) DIMM 可以為服務(wù)器提供高達 128GB 的容量。DDR5 DIMM 目前最高可達 64 GB。然而，更高容量的存儲器即將出現。

NEO Semiconductor 受 3D NAND 技術(shù)（用于 SSD）的啟發(fā)，開(kāi)發(fā)了 3D X-DRAM 技術(shù)。USP 采用了號稱(chēng)「世界上第一個(gè)類(lèi) 3D NAND DRAM 單元陣列」的解決方案來(lái)增加容量。

新的 DRAM 內存芯片將采用類(lèi)似 3D NAND 的 DRAM 單元陣列。該公司聲稱(chēng)，這一變化「簡(jiǎn)化了工藝步驟，提供了高速、高密度、低成本和高效率的解決方案?！?/span>