英特爾PowerVia技術(shù)率先實(shí)現芯片背面供電，突破互連瓶頸

英特爾宣布在業(yè)內率先在產(chǎn)品級測試芯片上實(shí)現背面供電（backside power delivery）技術(shù)，滿(mǎn)足邁向下一個(gè)計算時(shí)代的性能需求。作為英特爾業(yè)界領(lǐng)先的背面供電解決方案，PowerVia將于2024年上半年在Intel 20A制程節點(diǎn)上推出。通過(guò)將電源線(xiàn)移至晶圓背面，PowerVia解決了芯片單位面積微縮中日益嚴重的互連瓶頸問(wèn)題。 

英特爾技術(shù)開(kāi)發(fā)副總裁Ben Sell表示：“英特爾正在積極推進(jìn)‘四年五個(gè)制程節點(diǎn)’計劃，并致力于在2030年實(shí)現在單個(gè)封裝中集成一萬(wàn)億個(gè)晶體管，PowerVia對這兩大目標而言都是重要里程碑。通過(guò)采用已試驗性生產(chǎn)的制程節點(diǎn)及其測試芯片，英特爾降低了將背面供電用于先進(jìn)制程節點(diǎn)的風(fēng)險，使得我們能領(lǐng)先競爭對手一個(gè)制程節點(diǎn)，將背面供電技術(shù)推向市場(chǎng)?！?/p>

研發(fā)代號為“Blue Sky Creek”的測試芯片。產(chǎn)品測試幫助英特爾完善了PowerVia背面供電技術(shù)。PowerVia預計將于2024年隨Intel 20A制程節點(diǎn)推出，是業(yè)界首次實(shí)現芯片背面供電，解決了數十年來(lái)的互連瓶頸問(wèn)題。（圖片來(lái)源：英特爾公司）

英特爾將PowerVia技術(shù)和晶體管的研發(fā)分開(kāi)進(jìn)行，以確保PowerVia可以被妥善地用于Intel 20A和Intel 18A制程芯片的生產(chǎn)中。在與同樣將與Intel 20A制程節點(diǎn)一同推出的RibbonFET晶體管集成之前，PowerVia在其內部測試節點(diǎn)上進(jìn)行了測試，以不斷調試并確保其功能良好。經(jīng)在測試芯片上采用并測試PowerVia，英特爾證實(shí)了這項技術(shù)確實(shí)能顯著(zhù)提高芯片的使用效率，單元利用率（cell utilization）超過(guò)90%，并有助于實(shí)現晶體管的大幅微縮，讓芯片設計公司能夠提升產(chǎn)品性能和能效。

英特爾將在于6月11日至16日在日本京都舉行的VLSI研討會(huì )上通過(guò)兩篇論文展示相關(guān)研究成果。

作為大幅領(lǐng)先競爭對手的背面供電解決方案，PowerVia讓包含英特爾代工服務(wù)（IFS）客戶(hù)在內的芯片設計公司能更快地實(shí)現產(chǎn)品能效和性能的提升。長(cháng)期以來(lái)，英特爾始終致力于推出對行業(yè)具有關(guān)鍵意義的創(chuàng )新技術(shù)，如應變硅（strained silicon）、高K金屬柵極（Hi-K metal gate）和FinFET晶體管，以繼續推進(jìn)摩爾定律。隨著(zhù)PowerVia和RibbonFET全環(huán)繞柵極技術(shù)在2024年的推出，英特爾在芯片設計和制程技術(shù)創(chuàng )新方面將繼續處于行業(yè)領(lǐng)先地位。

通過(guò)率先推出PowerVia技術(shù)，英特爾可幫助芯片設計公司突破日益嚴重的互連瓶頸。越來(lái)越多的使用場(chǎng)景，包括AI或圖形計算，都需要尺寸更小、密度更高、性能更強的晶體管來(lái)滿(mǎn)足不斷增長(cháng)的算力需求。從數十年前到現在，晶體管架構中的電源線(xiàn)和信號線(xiàn)一直都在“搶占”晶圓內的同一塊空間。通過(guò)在結構上將這兩者的布線(xiàn)分開(kāi)，可提高芯片性能和能效，為客戶(hù)提供更好的產(chǎn)品。背面供電對晶體管微縮而言至關(guān)重要，可使芯片設計公司在不犧牲資源的同時(shí)提高晶體管密度，進(jìn)而顯著(zhù)地提高功率和性能。 

圖片來(lái)源：英特爾公司 

此外，Intel 20A和Intel 18A制程節點(diǎn)將同時(shí)采用PowerVia背面供電技術(shù)和RibbonFET全環(huán)繞柵極技術(shù)。作為一種向晶體管供電的全新方式，背面供電技術(shù)也帶來(lái)了散熱和調試設計方面的全新挑戰。 

通過(guò)將PowerVia與RibbonFET這兩項技術(shù)的研發(fā)分開(kāi)進(jìn)行，英特爾能夠迅速應對上述挑戰，確保能在基于Intel 20A和Intel 18A制程節點(diǎn)的芯片中實(shí)現PowerVia技術(shù)。英特爾開(kāi)發(fā)了散熱技術(shù)，以避免過(guò)熱問(wèn)題的出現，同時(shí)，調試團隊也開(kāi)發(fā)了新技術(shù)，確保這種新的晶體管設計結構在調試中出現的各種問(wèn)題都能得到適當解決。因此，在集成到RibbonFET晶體管架構之前，PowerVia就已在測試中達到了相當高的良率和可靠性指標，證明了這一技術(shù)的預期價(jià)值。 

PowerVia的測試也利用了極紫外光刻技術(shù)（EUV）帶來(lái)的設計規則。在測試結果中，芯片大部分區域的標準單元利用率都超過(guò)90%，同時(shí)單元密度也大幅增加，可望降低成本。測試還顯示，PowerVia將平臺電壓（platform voltage）降低了30%，并實(shí)現了6%的頻率增益（ frequency benefit）。PowerVia測試芯片也展示了良好的散熱特性，符合邏輯微縮預期將實(shí)現的更高功率密度。 

接下來(lái)，在將于VLSI研討會(huì )上發(fā)表的第三篇論文中，英特爾技術(shù)專(zhuān)家Mauro Kobrinsky還將闡述英特爾對PowerVia更先進(jìn)部署方法的研究成果，如同時(shí)在晶圓正面和背面實(shí)現信號傳輸和供電。 

英特爾領(lǐng)先業(yè)界為客戶(hù)提供PowerVia背面供電技術(shù)，并將在未來(lái)繼續推進(jìn)相關(guān)創(chuàng )新，延續了其率先將半導體創(chuàng )新技術(shù)推向市場(chǎng)的悠久歷史。