開(kāi)關(guān)電源芯片的失效分析與可靠性研究

摘要：隨著(zhù)科技的飛速發(fā)展，電器設備的使用越來(lái)越廣泛，功能也越來(lái)越強大，體積也越來(lái)越小，導致了對電源模塊要求在不斷增加。開(kāi)關(guān)芯片在應用中失效，經(jīng)分析為電路設計本身可靠性差，導致開(kāi)關(guān)芯片失效。本文通過(guò)增加放電與限流貼片電阻，對電路設計優(yōu)化更改，使電路工作可靠性明顯提高，滿(mǎn)足電路設計需求，改善后應用失效大幅度減低。

關(guān)鍵詞：弱電端短路；過(guò)電損傷；放電電阻；限流電阻；可靠性

0 引言

現代電子設備對電源模塊的工作效率、體積以及安全要求等技術(shù)性能指標要求越來(lái)越高，開(kāi)關(guān)電源電路憑借良好的性能在電子設備中得到了廣泛的應用。開(kāi)關(guān)芯片作為開(kāi)關(guān)電源電路的重要組成器件，決定了開(kāi)關(guān)電源的質(zhì)量。開(kāi)關(guān)芯片在各種設備電源模塊、以及家用電器均有使用。隨著(zhù)開(kāi)關(guān)電源電路的大量使用，售后失效控制原因中因開(kāi)關(guān)芯片導致的失效也是逐年呈上升趨勢，每年因開(kāi)關(guān)芯片失效導致控制器失效的維修成本也在不斷上升。

1 背景

1.1 背景及意義

2020 年 7 月中國家用空調新能效標準發(fā)布，新能效實(shí)施對全球能效結構趨勢的影響成為大家關(guān)注的焦點(diǎn)。從新實(shí)施的能效結構來(lái)看，未來(lái)新 1 級和新 3 級能效空調產(chǎn)品將是市場(chǎng)主導，尤其是新 1 級能效，預計市場(chǎng)份額還將持續擴大。變頻空調開(kāi)關(guān)電源電路使用開(kāi)關(guān)芯片在實(shí)際應運中出現多單失效，嚴重影響產(chǎn)品使用可靠性，此問(wèn)題急需進(jìn)行分析研究解決。本文重點(diǎn)研究 PI 廠(chǎng)家開(kāi)關(guān)芯片的可靠性及其失效機理，通過(guò)售后失效數據采集，對其進(jìn)行專(zhuān)項優(yōu)化整改。

1.2 開(kāi)關(guān)芯片失效數據匯總

現在市場(chǎng)使用的主流開(kāi)關(guān)芯片廠(chǎng)家主要有美國的 PI 與 ON（安森美），以及日本的 SK。因其三個(gè)廠(chǎng)家開(kāi)關(guān)芯片可靠性高、電路設計成熟、應用范圍廣等特點(diǎn)，在開(kāi)關(guān)電源電路中得到大批量使用。開(kāi)關(guān)芯片從 2014 年開(kāi)始不斷大批量使用以來(lái)，售后失效數量也在成倍增長(cháng)。統計 2019 年開(kāi)關(guān)芯片售后失效數據，見(jiàn)下表 1，主要是 PI 廠(chǎng)家失效，占比總失效數 73.8%，故障率高達 262PPM。ON 與 SK 廠(chǎng)家失效占比較少，故障率相對較低，通過(guò)數據顯示 PI 廠(chǎng)家開(kāi)關(guān)芯片失效尤其突出。

1.3 PI廠(chǎng)家開(kāi)關(guān)芯片失效數據分析

統計 PI 廠(chǎng)家開(kāi)關(guān)芯片售后失效數據，最近兩年出現失效增多，已經(jīng)有 300 多單，主要失效 3 腳及弱電側對地值小或短路。具體失效統計數據見(jiàn)下表 2。

1.4 開(kāi)關(guān)電源的基本工作原理

1.4.1 開(kāi)關(guān)電源描述

開(kāi)關(guān)電源是電源模塊發(fā)展的根本，是電源發(fā)展的趨勢，選用功率半導體元器件作為軟啟動(dòng)開(kāi)關(guān)，利用晶體管的占空比實(shí)現電路的導通和關(guān)斷，以便對輸出實(shí)現在不同工作下的穩定調整輸出。

1.4.2 基本工作原理

開(kāi)關(guān)電源電路由 DC-DC 轉換器，驅動(dòng)器，信號源，比較放大器，負載等組成，圖 1 是它的基礎結構框圖。開(kāi)關(guān)電源不同于普通工頻變壓器電源，主要是通過(guò)在初級繞組回路中串入開(kāi)關(guān)管，通過(guò)高頻可調占空比地開(kāi)關(guān)，從而使加在初級繞組兩端的 HVDC 在電路中形成脈沖變化的電流，將能量通過(guò)磁芯傳至次級繞組，再通過(guò)半波整流和濾波，配合電壓、電流反饋，最終形成我們所需要的低壓直流電源。

1.5 PI廠(chǎng)家開(kāi)關(guān)芯片簡(jiǎn)述

PI廠(chǎng)家TOP264（編碼：360001000027）與TOP267（編碼：36008024）開(kāi)關(guān)芯片引腳排布均相同，管腳功能描述相同，只是其功率不一樣。各引腳外觀(guān)圖如圖 2 所示。 PI 廠(chǎng)家 TOP264-271 系列開(kāi)關(guān)芯片各管腳定義描述，見(jiàn)下表 3。

2 開(kāi)關(guān)芯片的失效故障原因及失效機理分析

開(kāi)關(guān)電源電路設計是一個(gè)完整的閉環(huán)電路，單個(gè)器件失效要從整個(gè)電路分析。出現開(kāi)關(guān)電源芯片失效有可能是芯片本身問(wèn)題，或者電路設計存在問(wèn)題以及出現磁飽和。開(kāi)關(guān)電源磁飽和與開(kāi)關(guān)電源電路中器件配合有直接關(guān)系，開(kāi)關(guān)電源芯片、高頻變壓器、輸入電源、應用環(huán)境、測試過(guò)程等都是影響開(kāi)關(guān)電源可靠性關(guān)鍵問(wèn)題。一般磁飽和會(huì )導致芯片漏極產(chǎn)生瞬間過(guò)壓沖擊從而擊穿 芯片，主要表現為芯片表面燒毀及炸裂，本次出現的失效模式與此有所不同，針對產(chǎn)生疑問(wèn)進(jìn)行分析驗證。

2.1 開(kāi)關(guān)芯片單體分析

2.1.1 電參數測試分析

對失效主板檢測芯片 3 腳對地短路，3、4 腳短路，失效主板更換芯片測試正常，芯片集中在弱電側失效，強電側 MOSFET 沒(méi)有擊穿失效及受損現象。失效樣品引腳 I-V 特性曲線(xiàn)，見(jiàn)圖 3，測試第 3 腳對芯片源極短路，其余引腳特性無(wú)異常。

2.1.2 X光透射分析

觀(guān)察內部結構，見(jiàn)圖 4，對不良品進(jìn)行 X-RAY 透視顯示不良品焊線(xiàn)正常、弧度正常，通過(guò)觀(guān)察未發(fā)現結構性異常。

2.1.3 開(kāi)封解析

取其中 5 個(gè) 故障樣品進(jìn)行開(kāi)封觀(guān)察內部結構，見(jiàn)圖 5 所示，可以看到內部晶片有大面積過(guò)電燒毀的痕跡，未見(jiàn)產(chǎn)品晶元制造不良。

分析結果：對 PI 廠(chǎng)家失效芯片分析，確認芯片無(wú)制造不良，為過(guò)電導致內部晶片損傷。

2.2 應用電路磁飽和測試分析

過(guò)載測試漏極瞬間開(kāi)通電流峰值，通電 50 次測試最大電流峰值 1.8 A。穩定后平均電流值約 900 mA，通電 50 次測試平均電流值在 800 mA-1.2 A。測試波形如圖 6 所示。

分析結果：經(jīng)過(guò)對失效主板進(jìn)行整機分析驗證及過(guò)載波形分析測試確定電源芯片失效非磁飽和問(wèn)題導致。實(shí)際開(kāi)關(guān)電源漏極耐壓設計余量充足。整體測試開(kāi)通瞬間漏極峰值電流小于設計值 60%。

2.3 ESD、EOS過(guò)電隱患排查

經(jīng)過(guò)對芯片弱電腳進(jìn)行 ESD 測試確定芯片 ESD 極限水平均超過(guò) 10 kV，綜合評估非芯片 ESD 等級低。PI 廠(chǎng)家開(kāi)關(guān)芯片售后失效分體機主板集中在 3 腳失效問(wèn)題做 ESD 測試，施加最高電壓 10 000 V，主板只出現芯片短暫復位，主板無(wú)失效，測試確認 ESD 放電回路設計合理，沒(méi)有出現在光耦附近有放電現象，放電是在 K1K2 繼電器位置。目前廠(chǎng)內主要使用 36008024 TOP267VG 和 360001000027 TOP264VG2 款開(kāi)關(guān)芯片，其中 TOP267VG 型號芯片主要使用在柜內機以及商用 機主板上，TOP264VG 型號芯片主要使用在分體內機主板上，從售后失效數據看這 2 款芯片均有失效，且集中在第 3 腳，其中 TOP264VG 型號芯片失效最為突出。

2.3.1 電路對比分析

2 款芯片在電路設計上均在芯片 4 腳頻率引腳 (F) 與 6 腳漏極引腳 (D) 之間開(kāi)有避火槽，符合控制器設計規范，具體見(jiàn)圖 7。對比目前班組生產(chǎn)分體機主板（300002060781），開(kāi)關(guān)電源芯片 TOP264VG 第 3 腳經(jīng)過(guò) J2 跳線(xiàn)直接連接在 U101（P785）光耦 3 腳上，無(wú)防護元件，電路設計上存在缺陷。柜機主板（300002060015）開(kāi)關(guān)電源芯片第 3 腳有 C76 片狀電容 104 K/50 V 防護。

2.3.2 測試過(guò)電排查

從生產(chǎn)過(guò)程排查情況看，其中 450 V/150 μF 電解電容在未使用放電板放電前殘留電壓較高在 3 V 左右，450 V/47 μF 電解電容殘留電壓較低，生產(chǎn)過(guò)程已均使用放電板放電后進(jìn)行插裝。功能自動(dòng)測試均自帶有放電電路，測試后電解電容殘留電壓低于芯片安全電壓 3 V。

對 PCB 板設計電路核查，見(jiàn)圖 8 所示，發(fā)現有三處點(diǎn)距離較短，有短路隱患，具體如下。

（1）ESD 放電回路最小間距點(diǎn)放電擊穿問(wèn)題，次級供電電路與開(kāi)關(guān)芯片信號反饋電路測試點(diǎn)距離很近。

（2）開(kāi)關(guān)芯片 3 腳測試過(guò)孔與地之間存在最短距離點(diǎn)。

（3）光耦輸出級短路隱患，自插光耦需要注意測試不能出現 3.4 腳短路隱患，光耦輸出級短路開(kāi)關(guān)芯片弱電失效概率很高。

圖 9 所示測試植針點(diǎn)分布圖，經(jīng)查此 3 個(gè)位置范圍內未植針，不存在短路隱患。FCT 測試工裝在開(kāi)關(guān)電源電路上無(wú)定點(diǎn)，不存在探針短路導致開(kāi)關(guān)電源芯片失效隱患。

2.3.3 儲存電荷放電排查

使用示波器對 300002000905 主板 C126 電容進(jìn)行驗證，在電容接上放電回路在 640 ms 內電壓從 15 V 放到 0 V，見(jiàn)圖 10；不接放電回路，在 17 分鐘電壓還有 9 V 以上（開(kāi)關(guān)芯片 36008024 控制接腳電壓范圍：-0.3 V— 9 V），見(jiàn)圖 11。

（1）電容兩腳接上放電回路，測試完成后在640 ms 內電壓從 15 V 放到 0 V。

（2）電容兩腳不接自然放電，在 17 分鐘還沒(méi)有降到芯片的安全電壓 9 V 內。

分析結果：排查測試過(guò)程測試點(diǎn)分布未發(fā)現明顯測試點(diǎn)短路隱患，測試工裝對控制器測試無(wú)完后，反饋光耦兩端關(guān)閉，在不接放電回路情況下 C126 反饋端電解電容放電很慢，17 分鐘都沒(méi)下降到 9 V，電容長(cháng)期帶電存在很大隱患。

結論：分析開(kāi)關(guān)芯片失效為過(guò)電損傷失效，非開(kāi)關(guān)芯片本身異常?？刂破鳒y試完后反饋端電容不能有效放電，電容部放在流水線(xiàn)或是人接觸等因素會(huì )導致電容放電損壞開(kāi)關(guān)芯片弱電引腳，導致開(kāi)關(guān)電源芯片內部晶圓軟損傷。分析此次開(kāi)關(guān)電源開(kāi)關(guān)芯片失效為設計缺陷導致，為應用電路設計不合理，沒(méi)有對電解電容有效放電。

3 開(kāi)關(guān)芯片失效的解決方案

3.1 測試工裝增加放電工裝

電解電容增加放電工裝，對控制器開(kāi)關(guān)芯片電源電路次級輸出供電光耦電路 47 μF 電容（300002000905 主板對應是 C126）增加放電處理，見(jiàn)圖 12，驗證放電效果顯著(zhù)。此種放電影響測試效率，且放電工裝與放電部點(diǎn)損壞短路也會(huì )導致開(kāi)關(guān)芯片失效，不能有效監控，只能作為臨時(shí)措施。

3.2 增加放電20 kΩ電阻

開(kāi)關(guān)芯片集中在弱電側控制端失效，弱電側失效多數跟主板線(xiàn)路設計走線(xiàn)及過(guò)程 ESD、過(guò)程測試放電管理存在很大關(guān)系，分體機中 PI 的開(kāi)關(guān)芯片電路設計存在不足，在主板測試完，光耦輸出級處于開(kāi)路狀態(tài)，電解電容儲存電量是沒(méi)有負載回路進(jìn)行消耗，如果過(guò)程管理不當很容易出現操作、周轉等異常因素導致芯片過(guò)電損傷。根據相關(guān)電路分析，模擬在光耦供電電路 C502 電解電容（如圖 13）兩端并聯(lián) 20 kΩ 片狀電阻放電，以便能更好快速消耗電解電容儲存的電量，結果顯示儲存電量 4 秒內時(shí)間消耗完畢，放電效果顯著(zhù)。

3.2.1 增加放電電阻驗證

TOP264 開(kāi)關(guān)芯片在光耦輸出端電解電容增加 20 kΩ 放電電阻，測試電容放電情況。加上 R23（20 K）放電時(shí)間約 4 秒。

3.2.2 去掉放電電阻驗證

去掉電路 R23 放電電阻，2 單故障板未增加 20 kΩ 放電電阻，測試光耦輸出端電解電容放電情況，放電時(shí)間超過(guò) 5 分鐘，單個(gè)控制器從測試到打包完成在 2 分鐘內，主板一直生產(chǎn)過(guò)程后工序一直帶電。

3.3 增加100 Ω限流電阻

由于 2019 年 PI 廠(chǎng)家的 TOP264 電源芯片在售后故障率較高，針對失效點(diǎn)主要集中于 3 腳對地短路問(wèn)題，從設計基礎增加了 20 kΩ 放電電阻，整改后失效大幅度降低，但還是有失效。實(shí)際多次模擬驗證過(guò)程測試完成后，測量開(kāi)關(guān)芯片線(xiàn)路 C106 電容在 4 秒內可以降低到 1 V 以下，見(jiàn)圖 16 所示，測試后放電未發(fā)現異常情況。

經(jīng)過(guò)對電路分析研究，發(fā)現放電只是一部分，當外部有比較大的浪涌電壓與出現瞬間短路放電，將直接到開(kāi)關(guān)芯片 3 腳控制端，此電壓短時(shí)間內有損傷 3 腳的隱患。研究發(fā)現在開(kāi)關(guān)電源芯片 3 腳對地增加 100 Ω 限流電阻（R74），見(jiàn)圖 17 所示，可以有效起到限流作用，且可縮短放電時(shí)間。通過(guò)模擬空載上電驗證，電路優(yōu)化后放電時(shí)間減少到 3 秒，且當外部有浪涌電壓時(shí)此電阻可以有效泄放。

圖17 增加100 Ω電阻電路

4 失效整改總結及意義

本次售后出現開(kāi)關(guān)芯片失效，經(jīng)多方面分析驗證得出非芯片本身出現異常，屬于開(kāi)關(guān)電源電路電路設計缺陷，在電路設計開(kāi)發(fā)時(shí)未能有效考慮測試開(kāi)關(guān)電源放電設計，電路設計缺陷評估不充分導致實(shí)際應用出現失效。整改通過(guò)優(yōu)化電路設計，在電容端增加 20 kΩ 放電電阻，在 3 腳增加 100 Ω 放電電阻。整改后電路經(jīng)過(guò)實(shí)際試驗驗證確定可以有效解決問(wèn)題，實(shí)際應用效果顯著(zhù)，開(kāi)關(guān)芯片失效大幅度減少。

參考文獻：

[1] 楊江坤,麻銀金.開(kāi)關(guān)電源原理與應用分析[J].科技風(fēng).2017(5):154-155.

[2] 張靜,房國志,等.新型開(kāi)關(guān)芯片TOP224P在開(kāi)關(guān)電源中的應用[J].黑龍江自動(dòng)化技術(shù)與應用.1999(4):51-52.

[3] 梁安平.開(kāi)關(guān)電源抗電磁干擾的研究與分析[J].電氣開(kāi)關(guān).2019(1):13-14.

[4] 項永金,崔斌,等.POWER開(kāi)關(guān)電源芯片應用靜電損傷失效可靠性研究與提升[J].電子產(chǎn)品世界.2018(11):68-70.

[5] 張慶,程紅,等.基于TOP系列芯片UPS電源設計[J].電源技術(shù).2009(09):813-815.

[6] 許水平,施蔚加,等.基于TOP256Y的開(kāi)關(guān)電源設計[J].電子技術(shù)應用.2009(01):73-75.

(注：本文轉載自《電子產(chǎn)品世界》雜志2022年8月期)