美國這兩天又搞EDA斷供，到底斷供了什么？

規定生效時(shí)間為8月15日。這項出口限制規定并未特別指明針對中國，不過(guò)很顯然對美國競爭對手之外的國家和地區半導體技術(shù)發(fā)展起到了持續的抑制作用，是此前出口限制規定的進(jìn)一步擴展。

4項技術(shù)中比較惹人注目的是其中“特別針對GAAFET晶體管結構的ECAD軟件”。BIS發(fā)布新聞稿中明確提到，ECAD是用于設計、分析、優(yōu)化和驗證集成電路或印刷電路板性能的軟件工具；而GAAFET技術(shù)則是未來(lái)半導體尖端制造工藝向3nm及更先進(jìn)節點(diǎn)邁進(jìn)的基礎。這里的ECAD基本可以窄化為我們常說(shuō)的EDA工具。

但部分公眾號和國內媒體單純將這一事件解讀為“斷供EDA”，甚至將范圍指向全部EDA工具是片面、錯誤的。規定全文參見(jiàn)：Implementation of Certain 2021 Wassenaar Arrangement Decisions on Four Section 1758 Technologies

主要針對GAAFET晶體管的EDA工具做出出口限制，對中國和更多國家地區會(huì )有什么樣的影響呢？

GAAFET代表了半導體的未來(lái)

我們在此前的文章中多番解讀過(guò)預計明年就會(huì )大規模上市的3nm工藝——其中三星（Samsung Foundry）將在3nm這代工藝節點(diǎn)上采用GAAFET結構的晶體管。

晶體管結構隨著(zhù)半導體制造工藝的進(jìn)步，也經(jīng)過(guò)了多次迭代。20nm工藝以前，平面結構的Planar FET晶體管占據半導體制造技術(shù)的主流。但節點(diǎn)發(fā)展到20nm工藝之際，因為晶體管越來(lái)越小，短溝道效應開(kāi)始凸顯，也就無(wú)法進(jìn)行有效的靜電控制。

來(lái)源：Lam Research

所以FinFET結構晶體管出現了，“Fin”（鰭）伸了出來(lái)，如上圖所示。這種結構有效增大了溝道接觸面積。只要把Fin做得更高，就能達成更寬的有效寬度來(lái)提升輸出電流。

但在時(shí)代進(jìn)入到3nm節點(diǎn)前后，FinFET結構也開(kāi)始暴露出問(wèn)題。首先是隨著(zhù)gate length的進(jìn)一步變短，FinFET結構也很難再提供有效的靜電控制。與此同時(shí)，要把單元（cell）結構進(jìn)一步縮小，Fin的數量也要減，問(wèn)題就變得更大了。

說(shuō)到底都是在晶體管持續變小的過(guò)程里，性能越來(lái)越難以保證。于是GAAFET結構出現：相當于把原來(lái)FinFET的Fin水平橫置出來(lái)，以前叫做Fin，掉個(gè)方向就叫nanosheet（所以GAAFET也叫nanosheet FET）。由于nanosheet被gate（柵極）四面環(huán)抱，所以就叫g(shù)ate-all-around FET（GAAFET），接觸面積自然也就更大了。

來(lái)源：三星 via WikiChip

三星準備在很快要大規模量產(chǎn)的3nm工藝上采用GAAFET結構晶體管；而臺積電和Intel對于這種結構的采用會(huì )推遲到2nm——這兩家都認為FinFET在3nm節點(diǎn)上仍有性能挖掘的潛力。從臺積電的計劃表來(lái)看，2nm GAAFET晶體管的大規模量產(chǎn)大約是在2025年末。所以GAAFET可說(shuō)是尖端制造工藝的未來(lái)。

哪些芯片會(huì )受到影響

對于芯片設計企業(yè)而言，如果要用上GAAFET晶體管，自然也就需要對應的EDA工具來(lái)協(xié)助芯片設計——畢竟晶體管都那么小了，總不至于每個(gè)晶體管、布局布線(xiàn)都手動(dòng)完成吧。而EDA技術(shù)的核心暫時(shí)掌握在美國的幾個(gè)主要企業(yè)（Synopsys、Cadence、西門(mén)子EDA）手里。

臺積電、三星之類(lèi)的foundry廠(chǎng)自然也會(huì )第一時(shí)間與美國的三大家EDA企業(yè)聯(lián)手，面向芯片設計客戶(hù)推EDA工具。過(guò)去一年我們就聽(tīng)到了不少類(lèi)似的新聞。

那么美國商務(wù)部BIS宣布對這一類(lèi)EDA工具做出口限制，自然對于其他國家需要用到GAAFET晶體管來(lái)實(shí)施芯片方案的芯片設計企業(yè)，造成了很大的影響。那么近未來(lái)究竟哪些芯片會(huì )率先應用GAAFET結構的晶體管呢？

通常尖端制造工藝的成本非常高，所以需要巨大的量來(lái)攤薄制造和設計成本。像臺積電這樣的企業(yè)，2022年的CapEx成本投入預計就要達到440億美元——而且其2nm GAAFET工藝在這其中暫時(shí)還只占到很小一部分，未來(lái)幾年GAAFET晶體管制造技術(shù)的持續投入只會(huì )讓這個(gè)數字更夸張。

所以短期內用得起GAAFET晶體管的只會(huì )是那些量非常大的芯片，比如說(shuō)PC與手機的CPU、數據中心的GPU和AI芯片、還有受眾與應用范圍很廣的FPGA大芯片。實(shí)際上，我們認為先期GAAFET剛剛大規模量產(chǎn)之際，汽車(chē)大芯片都暫時(shí)不大可能應用這種先進(jìn)的晶體管，而至少需要等成本的下降。

現階段有能力造GAAFET晶體管的foundry廠(chǎng)暫時(shí)就只有三星、臺積電和Intel。有關(guān)三星3nm GAAFET工藝技術(shù)，我們此前做過(guò)多次分析。預計三星的這一代工藝在性能表現上不會(huì )比臺積電3nm FinFET工藝強。

那么實(shí)則就短期來(lái)看（或者至少2026年以前），美國商務(wù)部BIS的這項暫行規定暫時(shí)不會(huì )表現出多大的威力。但基于芯片設計12-18個(gè)月的周期，未來(lái)1-2年內該出口限制規定就會(huì )事實(shí)上造成持續的影響。

在國際局勢和大環(huán)境如此多變的現實(shí)世界里，這項新規至少造成了行業(yè)更大的不確定性。

區域化趨勢的持續與擴散

實(shí)際早在本月月初，國外媒體就報道過(guò)拜登政府可能將實(shí)施一項新的出口禁令，針對尖端芯片制造工藝的EDA軟件工具。所以這次的新規出現并不讓人感覺(jué)意外。雖然當時(shí)美國商務(wù)部和白宮并未對此作出回應，而且這項新規也并未提到指向中國，但中美雙方的對抗局勢并不是近期才形成的。

美國針對芯片制造工具的出口限制也已經(jīng)不是第一次了，不僅是EDA，諸如更上游的裝備、材料等均有類(lèi)似的情況發(fā)生。這樣的規定對中國當然是個(gè)壞消息，畢竟對尖端技術(shù)做出技術(shù)封鎖，中短期內針對某一國家或地區產(chǎn)生的影響會(huì )是深遠的，尤其GAAFET晶體管涉及到了摩爾定律的持續邁進(jìn)。長(cháng)期來(lái)看，以中國為代表的國家地區也必然尋求技術(shù)突破來(lái)對抗這樣不合理的霸道規則。

而這樣的技術(shù)封鎖也會(huì )造成半導體行業(yè)現如今區域化（Regionalization/Localization）趨勢的進(jìn)一步加深。原本作為一個(gè)全球化、需要全球協(xié)作的產(chǎn)業(yè)，當前正因為各方爭端造成反全球化現狀。不僅是中國，韓國、日本、歐洲等地市場(chǎng)環(huán)境的這一趨勢也正愈演愈烈。更自主地掌握更全面的技術(shù)，似乎已經(jīng)成為全行業(yè)的一大議題。