西門(mén)子推出 Symphony Pro 平臺，大幅擴展混合信號 IC 驗證能力

·    西門(mén)子先進(jìn)的混合信號仿真平臺可加速混合信號驗證，助力提升生產(chǎn)效率多達10倍

·    Symphony Pro 支持 Accellera 和其他先進(jìn)的數字驗證方法學(xué)，適用于當今前沿的混合信號設計

西門(mén)子數字化工業(yè)軟件近日推出　Symphony? Pro 平臺，基于原有的　Symphony 混合信號驗證能力，進(jìn)一步擴展功能，以全面、直觀(guān)的可視化調試集成環(huán)境支持新的Accellera 標準化驗證方法學(xué)，使得生產(chǎn)效率比傳統解決方案提升多達 10 倍。  

下一代汽車(chē)、影像、物聯(lián)網(wǎng)、5G、計算和存儲應用，正在不斷推動(dòng)　SoC 對模擬和混合信號內容的強勁需求?；旌闲盘栯娐吩絹?lái)越普遍，例如：5G 大規模 MIMO 無(wú)線(xiàn)電中將模擬信號鏈與數字前端 (DFE) 集成，雷達系統中的數字射頻采樣數據轉換器，將模擬像素讀出電路與數字圖像信號處理相結合的圖像傳感器，利用先進(jìn)的混合信號電路向數據中心計算資源饋送更多數據以提供 PAM4 信號等等。針對這些應用，混合信號電路有助于降低功耗、縮小面積、減少成本，同時(shí)提供不斷改進(jìn)的性能表現。

意法半導體影像事業(yè)部高級 CAD 經(jīng)理 Stephane Vivien 表示：“混合信號功能驗證對于我們針對影像和汽車(chē)行業(yè)的復雜設計而言越來(lái)越重要。我們參與了 Symphony Pro 的早期使用計劃，Symphony Pro 中的高級調試功能和對多層三明治結構的無(wú)縫支持可幫助我們大幅提高生產(chǎn)效率。我們期待　Symphony Pro　成為我們現在和未來(lái)混合信號驗證項目的簽核解決方案?！?/span>

數字控制、數字校準和數字信號處理技術(shù)在現代混合信號芯片架構中的應用日益增多，推動(dòng)著(zhù)混合信號驗證方法學(xué)向以數字為中心轉變。西門(mén)子新的 Symphony Pro 平臺基于已被用戶(hù)認可的西門(mén)子　Symphony 和 Questa? Visualizer 平臺，將行業(yè)標準通用驗證方法學(xué)(UVM) 和統一 功率格式 (UPF) 驅動(dòng)的低功耗技術(shù)的快速部署擴展到混合信號域，在統一環(huán)境中提供快速仿真能力，實(shí)現出色的吞吐量和容量。

現代混合信號 SoC 將模擬電路與以極高時(shí)鐘速度運行的邏輯門(mén)集成在一起。這種位于模擬和數字邊界的高頻雙向信號流突破了手動(dòng)調試方法的極限，影響到獲得結果的總體時(shí)間。Symphony Pro Visualizer MS 環(huán)境在整個(gè)混合信號設計層次結構中提供無(wú)縫調試體驗，其全面的分析、自動(dòng)化和易用性有助于提高生產(chǎn)率。

“我們?yōu)槲锫?lián)網(wǎng)設計的高性能、高能效芯片本質(zhì)上是模擬密集型的混合信號架構。為確保高質(zhì)量，我們擴展了數字驗證方法學(xué)以支持混合信號設計的有效回歸，”Silicon Labs 高級 CAD 經(jīng)理 Jayanth Shreedhara 表示：“Symphony Pro Visualizer 混合信號技術(shù)加快了我們數字為頂層 UVM 測試套件的調試周轉時(shí)間，使我們的驗證時(shí)間從幾天縮短至幾小時(shí)，在提高生產(chǎn)率的同時(shí)顯著(zhù)改善了覆蓋率收斂?！?/span>

西門(mén)子數字化工業(yè)軟件 IC 驗證高級副總裁 Ravi Subramanian 表示：“我們的客戶(hù)正在各種應用中迅速推進(jìn)先進(jìn)的混合信號 SoC 設計，在此過(guò)程中，他們也在推動(dòng)相應的 EDA 工具創(chuàng )新。新的　Symphony Pro　結合了我們　AFS、Questa 和 Visualizer 的成熟技術(shù)，幫助客戶(hù)通過(guò)統一的混合信號驗證解決方案獲得關(guān)鍵競爭優(yōu)勢。”