<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > 西門(mén)子推出Solido Simulation Suite,強化人工智能驗證解決方案

西門(mén)子推出Solido Simulation Suite,強化人工智能驗證解決方案

作者: 時(shí)間:2024-06-28 來(lái)源:EEPW 收藏


本文引用地址:http://dyxdggzs.com/article/202406/460465.htm

●   新的  能夠幫助客戶(hù)大幅提升驗證速度

數字化工業(yè)軟件日前推出 Solido? Simulation Suite (Solido Sim),這是一款集 AI 加速 SPICE、快速 SPICE 和混合信號仿真器于一身的套件組合,旨在幫助客戶(hù)加速實(shí)現下一代模擬、混合信號、定制 IC 設計的關(guān)鍵設計和驗證。

1719550438290940.jpg

依托 Analog FastSPICE (AFS) 平臺,Solido Sim集成三種創(chuàng )新的仿真器,包括 Solido SPICE 軟件、Solido FastSPICE 軟件、Solido LibSPICE 軟件,以及西門(mén)子經(jīng)過(guò)市場(chǎng)驗證的 AFS、Eldo 和 Symphony 解決方案。

西門(mén)子數字化工業(yè)軟件副總裁兼定制 IC 驗證部門(mén)總經(jīng)理 Amit Gupta 表示:“Solido Simulation Suite 的推出是西門(mén)子在定制 IC 仿真技術(shù)領(lǐng)域取得的又一項重大進(jìn)步,其內含采用 AI 技術(shù)的 SPICE 和 FastSPICE 引擎,可為芯片設計和驗證工程師提供出色的精度和效率。Solido Sim 的初始客戶(hù)目前已在多個(gè)工藝技術(shù)平臺上獲得了成功,為其下一代模擬、RF、混合信號和庫 IP 設計縮短了執行時(shí)間,并實(shí)現了引人注目的新功能?!?/p>

Solido Sim 旨在幫助 IC 設計團隊滿(mǎn)足日益嚴格的規范、驗證覆蓋率指標和產(chǎn)品上市時(shí)間要求。它具有先進(jìn)的電路和 SoC 驗證功能,提供完整的應用覆蓋。Solido Sim 以人工智能(AI)技術(shù)為基礎,在開(kāi)發(fā)時(shí)充分考慮到下一代工藝技術(shù)和復雜 IC 結構,為設計團隊提供必需的工具集和功能,助其實(shí)現準確的信號和電源完整性目標。

Solido Sim 提供了簡(jiǎn)化的使用模型、更快的驗證和統一的工作流程。它提供一系列創(chuàng )新仿真技術(shù),包括:

●   Solido SPICE 是西門(mén)子下一代 SPICE 仿真技術(shù),具備豐富功能,可將模擬、混合信號、RF 和 3D IC 驗證的速度加快 2-30 倍。Solido SPICE 提供更新的收斂、緩存高效算法,具備多內核的可擴展性,可為大規模布線(xiàn)前和布線(xiàn)后設計帶來(lái)顯著(zhù)性能提升。RF IC 開(kāi)發(fā)人員能夠受益于 Solido SPICE 的全新 RF 驗證功能,同時(shí)多芯片、2.5D、3D 和存儲器接口的開(kāi)發(fā)人員現在能夠進(jìn)行高效的通道收發(fā)器驗證(包括均衡在內),進(jìn)而顯著(zhù)減少接口假設并加快驗證速度。

●   Solido FastSPICE 是西門(mén)子的快速 SPICE 仿真技術(shù),可為 SoC、存儲器和仿真功能驗證帶來(lái)大幅的速度提升。它能夠提供動(dòng)態(tài)使用模型實(shí)現從 SPICE 到快速 SPICE 的擴展,通過(guò)可擴展的接口快速獲得可預測的精度。Solido FastSPICE 包括多分辨率技術(shù),可在存儲器和模擬特征提取的關(guān)鍵路徑分析過(guò)程中,提供差異化的性能和 SPICE 精度波形。

●   Solido LibSPICE 是西門(mén)子專(zhuān)為小型設計打造的批量解析技術(shù),可為庫 IP 應用提供優(yōu)化的運行時(shí)間。Solido LibSPICE 以獨特方式集成到西門(mén)子的 Solido Design Environment 和 Solido 特征提取套件產(chǎn)品中,以提升仿真性能,為標準單元和存儲器位單元的無(wú)縫穩定驗證提供全流程解決方案。

以上三種解析器都采用了 Solido Sim AI 仿真技術(shù)。Solido Design Automation 早在 15 年前就已經(jīng)在 EDA 領(lǐng)域使用 AI 技術(shù),而 Solido Sim AI 是這一技術(shù)的迭代版本,能夠將電路仿真提升到更高水平。它采用的算法能夠進(jìn)行自我驗證并調整到 SPICE 精度,帶來(lái)指數級的速度提升。所有這些都是使用經(jīng)過(guò)晶圓廠(chǎng)認證的器件模型而實(shí)現,無(wú)需進(jìn)行其他改動(dòng)。

Solido Sim 在西門(mén)子的 Solido? Design Environment 和 Solido? 特征提取套件中進(jìn)行了本地集成,可為客戶(hù)提供出色的性能及精度,有效提高生產(chǎn)率,并實(shí)現云基礎設施之間的可擴展性。此外, 還可與西門(mén)子的 Calibre Design 解決方案和 Tessent? Test 解決方案、西門(mén)子的電子系統設計和制造 PBC 解決方案密切配合,提供跨應用的全流程驗證解決方案。

客戶(hù)證言

Ametek部門(mén)副總裁Loc Duc Truong表示:“我們正在開(kāi)創(chuàng ) CMOS 圖像傳感器技術(shù),推動(dòng)從汽車(chē)到電影攝影等行業(yè)的創(chuàng )新。由于提取的布局后網(wǎng)表的龐大規模,高分辨率、高幀率傳感器的驗證具有挑戰性,導致仿真運行時(shí)間陷入瓶頸。西門(mén)子的  為我們提供了 SPICE 和 FastSPICE 工具集,幫助我們的仿真和內存設計速度提高了 19 倍,在顯著(zhù)加快驗證進(jìn)度的同時(shí)為客戶(hù)提供更具創(chuàng )新性的設計解決方案,進(jìn)而幫助我們實(shí)現了業(yè)務(wù)擴展?!?/p>

Certus Semiconductor首席執行官Stephen Fairbanks表示:“我們致力于創(chuàng )建靈活的多功能基礎 I/O,讓現代芯片只需使用單個(gè) I/O 設計即可無(wú)縫適應不同的市場(chǎng)、接口、電壓和標準。我們的客戶(hù)涵蓋汽車(chē)、工業(yè)、AI、消費類(lèi)電子產(chǎn)品、數據中心和網(wǎng)絡(luò )應用領(lǐng)域,從成熟工藝技術(shù)到先進(jìn)工藝技術(shù),他們不斷提出新的設計要求。我們很高興能夠幫助客戶(hù)創(chuàng )建 I/O 庫以實(shí)現產(chǎn)品差異化,讓他們憑借性能出眾的 ESD 在競爭中獲得市場(chǎng)優(yōu)勢。經(jīng)過(guò)對工業(yè)仿真器的種種評估,我們最終選擇了西門(mén)子的 Solido Simulation Suite。它可以穩定地實(shí)現高達 30 倍的速度提升,并且提供良好的精度,從而大大縮短了仿真周期。通過(guò)此次合作,我們能夠成功實(shí)現高壓 RF 應用的芯片驗證設計,并推出可靠的多協(xié)議 I/O 解決方案,在先進(jìn)工藝節點(diǎn)中展示適應能力和功效?!?/p>

“Mixel 專(zhuān)注于開(kāi)發(fā)低功耗、高帶寬 MIPI PHY IP 解決方案,以實(shí)現高效可靠的數據通信,并適用于包括任務(wù)關(guān)鍵型的汽車(chē) SoC 在內的多種應用場(chǎng)景。我們復雜的設計需要高容量、大批量的驗證,以滿(mǎn)足嚴格的規范要求,”Mixel 的 AMS 主管 Michael Nagib 表示,“利用西門(mén)子的 SPICE 和混合信號驗證技術(shù),我們持續實(shí)現了首次投片即成功。新發(fā)布的 Solido Simulation Suite 可將驗證效率提高 3 倍,而且保持相同的精度,讓我們能夠高效地開(kāi)展創(chuàng )新,更快地擴大我們的產(chǎn)品組合?!?/p>

Silicon Creations的首席執行官和聯(lián)合創(chuàng )始人Randy Caplan表示:“作為高性能時(shí)鐘和低功耗/高速數據接口的芯片 IP 的供應商,我們的產(chǎn)品在現代 SoC 中扮演了至關(guān)重要的角色。5nm 及以下制程的芯片設計復雜度更高,加上器件數量眾多,導致布線(xiàn)后仿真速度十分緩慢,對我們提出了嚴峻挑戰。要滿(mǎn)足最終客戶(hù)的苛刻要求和緊迫日程,就必須為基于 GAA 和 FinFET 工藝技術(shù)的設計提供快速準確的仿真。我們參與了 Solido Simulation Suite 的早期使用計劃,使用各種布線(xiàn)后設計,我們發(fā)現它可將速度提高多達 11 倍,同時(shí)還能保持 SPICE 級別的精度。我們期待 Solido Simulation Suite 能夠幫助我們快速驗證復雜設計,保障首次投片即成功,達到我們的高良率目標?!?/p>



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>