<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 業(yè)界動(dòng)態(tài) > 專(zhuān)家解讀:從“膠合邏輯專(zhuān)業(yè)戶(hù)”到強大的業(yè)務(wù)處理平臺

專(zhuān)家解讀:從“膠合邏輯專(zhuān)業(yè)戶(hù)”到強大的業(yè)務(wù)處理平臺

作者: 時(shí)間:2020-03-19 來(lái)源:電子產(chǎn)品世界 收藏

1985年,賽靈思公司推出了全球首款 FPGA 產(chǎn)品,XC2064。這只是一顆采用 2μm 工藝,包含 64 個(gè)邏輯模塊和 85,000 個(gè)晶體管,門(mén)數量不超過(guò) 1,000 個(gè)的芯片。這個(gè)小小芯片的發(fā)明,被稱(chēng)為“震撼世界的 25 款微芯片”之一, 催生了一個(gè)數十億美元規模的產(chǎn)業(yè),也使得 FPGA 發(fā)明者,賽靈思公司創(chuàng )始人之一 Ross Freeman 與摩爾定律發(fā)明者、電燈發(fā)明者等人一樣,榮登美國發(fā)明家名人堂。

本文引用地址:http://dyxdggzs.com/article/202003/411084.htm

什么是FPGA?

FPGA(Field-Programmable Gate Array),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程邏輯器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路領(lǐng)域中的一種半定制電路而出現的,既解決了全定制電路的不足,又克服了原有可編程邏輯器件門(mén)電路數有限的缺點(diǎn)。

最初的這款 FPGA,由于其內部的硬件資源都是一些呈陣列排列的、功能可配置的基本邏輯單元,以及連接方式可配置的硬件連線(xiàn)。所以,FPGA 在長(cháng)期應用過(guò)程中被業(yè)界冠以“膠合邏輯專(zhuān)業(yè)戶(hù)”的別名(誰(shuí)也不會(huì )想到與當今數據大爆炸有任何瓜葛)。另外,早期的 FPGA 應用研發(fā)工程師都是由硬件工程師兼職,其主流設計思路都是基于 PCB 原理圖的硬件連線(xiàn),從而更加固化 FPGA “膠合邏輯”的印象。—— 維基百科

然而,35年過(guò)去了,隨著(zhù)市場(chǎng)需求的不斷發(fā)展和賽靈思技術(shù)的不斷創(chuàng )新,以及賽靈思在六七年前就開(kāi)始推動(dòng)的從器件到的戰略轉型, FPGA 儼然已經(jīng)發(fā)展成為一種成熟、穩定、高性能的技術(shù)。FPGA 在系統中逐漸由配角變成主角,從普通的膠合邏輯擴展到業(yè)務(wù)處理,從應用于原型驗證擴展到大規模應用于量產(chǎn)設備中。今天的可編程已經(jīng)是最多擁有數百萬(wàn)六輸入查找表的強大處理器件。

當然,從簡(jiǎn)單的膠合邏輯到強大的業(yè)務(wù)處理, 并不僅僅只是集成更多查找表的軍備競賽。如何貼近應用?為應用優(yōu)化?才是真正決定性的因素。

為更高帶寬,更安全,更實(shí)時(shí)的通信市場(chǎng)所量身打造

Versal Premium 是賽靈思發(fā)布的第三款 ACAP(自適應計算加速)架構的強大的處理平臺。下圖是 Versal Premium 的一些關(guān)鍵特性,其融軟件可編程能力與動(dòng)態(tài)可配置硬件加速、預制連接和安全功能為一體,為加快產(chǎn)品上市進(jìn)程提供了強大引擎。

作為Versal ACAP 的最新產(chǎn)品系列, Versal Premium 系列可提供比當前FPGA高達三倍的吞吐量,且內置以太網(wǎng)、Interlaken 和加密引擎以打造快速、安全的網(wǎng)絡(luò )。該系列提供了當前部署主流 FPGA 兩倍的計算密度,同時(shí)還面向持續擴展的多元化且不斷演進(jìn)的云工作負載及網(wǎng)絡(luò )工作負載,提供了靈活應變的能力。簡(jiǎn)而言之,Versal Premium 就是為更高帶寬,更安全,更實(shí)時(shí)的通信市場(chǎng)所量身打造。

1584563109533044.bmp

有線(xiàn)通信市場(chǎng)一直是可編程器件的傳統應用領(lǐng)域。在過(guò)去的幾十年中,隨著(zhù)通信的內容從語(yǔ)音、文字、圖片走向高清視頻,對帶寬和處理能力永不滿(mǎn)足的需求一直主導著(zhù)這個(gè)領(lǐng)域的飛速發(fā)展。無(wú)論是5G的建設,還是新冠肺炎疫情帶來(lái)的遠程辦公、遠程教育的一夜普及,都對作為基礎設施的有線(xiàn)網(wǎng)絡(luò )設備提出了從帶寬到處理速度上的全新要求。

為應對這樣的挑戰,Versal Premium 新集成了400G以太網(wǎng),600G Interlaken等接口的多端口全協(xié)議完整支持能力,強化了低速率下多端口處理能力。在功能上,還集成了112Gbps高速串行端口、最大4x400Gbps帶寬的AES-256/MACSec加密處理能力、1納秒精度級別的時(shí)間戳能力等。這些內建集成的功能模塊與可編程邏輯部分相配合,為新一代大容量通訊系統的設計提供了堅實(shí)的基礎。

Versal Premium 已經(jīng)為支持包括有線(xiàn)通信應用在內的大容量、大帶寬場(chǎng)景做好了準備。你們準備好了嗎?——王立峰,賽靈思資深有線(xiàn)架構師



關(guān)鍵詞: 平臺 解讀

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>