國產(chǎn)3nm半導體來(lái)了？只是學(xué)術(shù)進(jìn)展

今天，國內科研人員實(shí)現3nm晶體管技術(shù)具有重要意義，南華早報在文章中也提到了該技術(shù)的意義——過(guò)去我們只能看著(zhù)別人競賽，現在可以參與這場(chǎng)競賽了。

不過(guò)這個(gè)技術(shù)具體如何呢？找了下，南華早報的新聞源是中科院微電子所的通告，官方介紹的內容如下：

現有硅基晶體管受玻爾茲曼熱力學(xué)限制，室溫下亞閾值擺幅SS≥60mV/dec，阻礙了工作電壓的繼續降低。當集成電路技術(shù)進(jìn)入5納米及以下節點(diǎn)，隨著(zhù)集成度的持續增加，在維持器件性能的同時(shí)面臨功耗急劇增加的嚴重挑戰。

先導中心殷華湘研究員的團隊在主流后HKMG FinFET集成工藝的基礎上，通過(guò)材料工藝優(yōu)化和多柵器件電容匹配設計，結合高質(zhì)量低界面態(tài)的3納米鉿鋯金屬氧化物薄膜，研制成功性能優(yōu)異的NC-FinFET器件，實(shí)現了SS和閾值電壓回滯分別為34.5mV/dec和9mV的500納米柵長(cháng)NC-FinFET器件，以及SS和閾值電壓回滯分別為53mV/dec和40mV的20納米柵長(cháng)NC-FinFET器件。

其中，500納米柵長(cháng)NC-FinFET器件的驅動(dòng)電流比常規HfO2基FinFET器件（非NC-FinFET）提升了260%且電流開(kāi)關(guān)比（Ion/Ioff）大于1x106，標志著(zhù)微電子所在新型NC-FinFET器件的研制方面取得了重要進(jìn)展。

上述最新研究結果發(fā)表在國際微電子器件領(lǐng)域的頂級期刊《IEEE Electron Device Letters》上（DOI: 10.1109/LED.2019.2891364），并迅速受到國際多家研發(fā)機構的高度關(guān)注。

該項集成電路先導工藝的創(chuàng )新研究得到國家科技重大專(zhuān)項02專(zhuān)項和國家重點(diǎn)研發(fā)計劃等項目的資助。

圖1 （a）負電容FinFET基本結構；（b-c）三維器件溝道結構與鐵電HZO膜層結構；

（d-e）器件I-V與SS特性；（f）最新器件性能?chē)H綜合對比（SS與回滯電壓越小越好）

官方通報里用詞要嚴謹的多，提到的3nm實(shí)際上說(shuō)的是3nm氧化物薄膜的厚度，沒(méi)有確定說(shuō)是3nm工藝，不過(guò)這個(gè)技術(shù)也確實(shí)是用于5nm節點(diǎn)之后的工藝中。

不過(guò)這個(gè)所謂的負電容技術(shù)還是學(xué)術(shù)研究，南華報道中提到了殷華湘表示該技術(shù)具備應用實(shí)力，但是殷華湘也提到了這個(gè)技術(shù)距離商業(yè)化應用還有數年時(shí)間，團隊還在致力于解決材料及質(zhì)量控制等問(wèn)題。

簡(jiǎn)單來(lái)說(shuō)，這次的國產(chǎn)突破3nm工藝報道依然是一項重要的學(xué)術(shù)進(jìn)展，但在半導體工藝上這樣的例子太多了，除非能很快量產(chǎn)并且具備更好的性能或者更低的成本，否則這些工藝很難取代現在的半導體技術(shù)。