一種低成本小型化高性能寬帶本振合成裝置

作者 湯瑞　1.中國電子科技集團有限公司第四十一研究所研發(fā)一部(安徽 蚌埠 233010)  2.電子信息測試技術(shù)安徽省重點(diǎn)實(shí)驗室 通信測試技術(shù)(安徽 蚌埠 233010)

摘要：隨著(zhù)移動(dòng)通信的高速發(fā)展，矢量信號發(fā)生器和分析儀的需求越來(lái)越大，高性能寬帶本振的高造價(jià)成為制約兩種儀器成本的主要因素之一。利用壓控振蕩器(VCO)實(shí)現高性能寬帶本振設計，可以在降低模塊尺寸、降低模塊成本的前提下，實(shí)現高相噪、小型化的高性能本振。

　　*基金項目：國家科技重大專(zhuān)項(編號：2016ZX03001007)，安徽省重點(diǎn)研究與開(kāi)發(fā)計劃(編號：1704a0902031)

　　湯瑞(1988)，男，碩士，助理工程師，研究方向：本振與射頻通道設計。

0 引言

　　移動(dòng)通信的發(fā)展帶動(dòng)了高性能、大帶寬的通信矢量信號發(fā)生器和分析儀的快速發(fā)展。本振的相位噪聲是制約發(fā)射機和接收機的關(guān)鍵性指標，也是衡量一臺儀器水平與檔次的重要標志之一^[1-2]。目前現有的具有高頻段、高相噪指標的本振大部分采用基于YIG振蕩器的設計方案，此方案設計復雜，成本較高，用VCO設計的本振大多用于低端、經(jīng)濟型的產(chǎn)品中。如何用經(jīng)濟型的VCO 設計出高頻段高性能的本振以及把設計的高頻段高性能本振進(jìn)行小型化處理，對于既要求高指標，又要求低成本，而且便攜的測量?jì)x器來(lái)說(shuō)已迫在眉睫。

1 方案設計

　　采用寬帶高性能VCO(ADI公司HMC586LC4B)外加寬帶放大器的方式做成的本振模塊，產(chǎn)生4.0 GHz～8.0 GHz，+12 dBm±1 dBm的本振信號輸出，是通信矢量信號源和分析儀整機射頻電路的核心模塊，其功能塊包括參考環(huán)電路、鑒相電路、Σ-Δ調制、分頻電路以及FPGA 控制電路等。設計的電路模塊的Σ-Δ調制器的寬度(16/24/32/48)可以通過(guò)調節對應寄存器的值來(lái)控制，另外電路還包含掃頻功能。方案原理框圖如圖1所示。

　　方案中的各個(gè)模塊原理圖及功能簡(jiǎn)介如下：圖2為100 MHz參考環(huán)路模塊實(shí)現10 MHz高純參考通過(guò)鎖相環(huán)路變成100 MHz高頻參考，用作HMC984LP4E鑒相器的參考;圖3為FPGA控制電路模塊控制HMC983LP5E不同寄存器的送數，實(shí)現鎖定不同頻率和掃頻功能;圖4為寬帶鎖相環(huán)路模塊通過(guò)HMC983LP5E分頻器、HMC984LP4E鑒相器、有源環(huán)路濾波器和寬帶耦合微帶電路實(shí)現4 GHz~8 GHz的寬帶鎖相環(huán)路。

　　模塊中使用的各個(gè)參數的值如下:

　　己知: f_xtal= 100 MHz，R=2，L=48。

　　假設f_vco= 4600.025 MHz，則4600.025 /(100 /2)= 92.005，所以N_int= 92。

　　由公式(1)可計算出f_vco=140737488355.328，取N_frac= 140737488355.328。

(1)

　　其中:

　　f_vco:壓控振蕩器(VCO)頻率(單位Hz);

　　f_xtal :晶振的頻率(單位Hz);

　　N_int :分頻數的整數部分;

　　N_frac: 分頻數的小數部分;

　　R :參考頻率的分頻數;

　　L : Σ-Δ調制器的寬度。

　　對應寄存器因送入的值分別為5Ch，分數分頻數存在兩個(gè)寄存器，N_frac[17:0]的值為3A5E3h，N_frac[47:18]的值為8312h。

　　由公式(2)可計算出分頻器的輸出頻率fout的值^[3-5]。

(2)

　　N_int和N_frac 可以通過(guò)設置相對應的寄存器的值來(lái)設定，因此，當需要得到某個(gè)輸出頻率時(shí)，只要通過(guò)計算得到相對應的整數和小數分頻數，并把這兩個(gè)對應的數值設定到對應的寄有器，就可得到想要的輸出頻率。整數和小數分頻數是通過(guò)軟件計算得到并通過(guò)FPGA 按照dataSheet 的要求送入相應的寄存器內。

2 關(guān)鍵電路設計

　　2.1 高頻寬帶耦合器設計

　　設計初期采用3個(gè)17.8 Ω電阻組成功分網(wǎng)絡(luò )，測試結果不理想，信號輸出平坦度無(wú)法滿(mǎn)足方案要求。之后，根據方案設計要求，進(jìn)行ADS仿真，設計出如圖5所示的微帶耦合器，直接放置到印制板上，減少了安裝步驟，而且效果理想。信號平坦度得到了優(yōu)化，達到了方案要求。

　　2.2 寬帶放大器電路設計

　　整機方案需要大于+10 dBm的本振信號作為混頻本振，鎖相環(huán)路本身產(chǎn)生的信號功率只有0 dBm左右，需要接入一個(gè)寬帶放大器才能保證輸出信號，滿(mǎn)足整機對于本振信號的要求。寬帶放大器選擇FGB-1509(FIRSAR公司)，該放大器的增益和增益平坦度、頻率范圍都可以滿(mǎn)足方案的需要。采用合適的偏置電路，使得該芯片正常工作，就可實(shí)現輸出+12 dBm±1 dBm。

3 測試結果

　　模塊燒入編寫(xiě)好的FPGA工程后，接入整機調試平臺，使用羅德與施瓦茨公司的FSW26測試輸出的信號，相位噪聲指標如圖6所示，載波6 GHz，頻偏10 kHz時(shí)為-102.81 dBc/Hz;如圖7所示，載波6 GHz，頻偏100 kHz時(shí)為106.71 dBc/Hz。

　　模塊輸出信號的功率和平坦度如圖8所示。

4 結論

　　運用FPGA控制HMC983LP5E不同的分頻數，得到需要的頻率點(diǎn)，完成4 GHz到8 GHz的頻率源，實(shí)現了成本低、性能高的高頻寬帶本振模塊，達到了預期的方案目標。方案用經(jīng)濟型的VCO 設計出高頻段高性能的本振并把設計的高頻段高性能本振進(jìn)行小型化處理，對于既要求高指標又要求低成本而且便攜的測量?jì)x器來(lái)說(shuō)至關(guān)重要， 現在這個(gè)方案已經(jīng)應用到兩款產(chǎn)品中，兩款產(chǎn)品年生產(chǎn)100臺。

　　參考文獻：

　　[1]遠坂俊昭.鎖相環(huán)(PLL)電路設計與應用[M].何希才,譯.北京:科學(xué)出版社,2006.

　　[2]杜勇.鎖相環(huán)技術(shù)原理及FPGA實(shí)現[M].北京:電子工業(yè)出版社,2016.

　　[3]Hittite Microwave Corporation.HMC586LC4B WIDEBAND MMIC VCO w/ BUFFER AMPLIFIER, 4.0 - 8.0 GHz[Z].Chelmsford:Hittite

　　[4]Hittite Microwave Corporation.HMC984LP4E DIGITAL PHASE-FREQUENCY DETECTOR[Z].Chelmsford:Hittite

　　[5]Hittite Microwave Corporation.HMC983LP5E DC - 7 GHZ FRACTIONAL-N DIVIDER AND FREQUENCY SWEEPER[Z].Chelmsford:Hittite

　　本文來(lái)源于《電子產(chǎn)品世界》2018年第7期第30頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。