ASIC中的異步時(shí)序設計
作者:王夏泉 (華中科技大學(xué) 電子與信息工程系,武漢 430074)
絕大部分的ASIC設計工程師在實(shí)際工作中都會(huì )遇到異步設計的問(wèn)題,本文針對異步時(shí)序產(chǎn)生的問(wèn)題,介紹了幾種同步的策略,特別是結繩法和異步FIFO的異步比較法都是比較新穎的方法。
點(diǎn)擊此處,下載全文
EEPW首頁(yè) > 嵌入式系統 > 設計應用 > ASIC中的異步時(shí)序設計
作者:王夏泉 (華中科技大學(xué) 電子與信息工程系,武漢 430074)
絕大部分的ASIC設計工程師在實(shí)際工作中都會(huì )遇到異步設計的問(wèn)題,本文針對異步時(shí)序產(chǎn)生的問(wèn)題,介紹了幾種同步的策略,特別是結繩法和異步FIFO的異步比較法都是比較新穎的方法。
點(diǎn)擊此處,下載全文
評論