后CMOS時(shí)代 Intel稱(chēng)有12種設想可降低產(chǎn)品功耗

　　自從14nm節點(diǎn)開(kāi)始，Intel在傳統CMOS半導體工藝升級上的步伐就慢下來(lái)了，Tick-Tock戰略名存實(shí)亡，還被TSMC、三星兩家趕超、奚落，甚至連市值都被TSMC超越了，以致于Intel為了挽回面子都想法推動(dòng)新的半導體工藝命名規則了。傳統CMOS工藝很可能在2024年終結，對此Intel也不是沒(méi)有準備，最近他們公布了后CMOS時(shí)代的一些技術(shù)思路，Intel的目標是在保持現有晶圓工廠(chǎng)的情況下制造功耗更低的產(chǎn)品，電壓可以低至0.5V，這在目前的晶體管下是不可能的。

　　根據EETimes的報道，在上個(gè)月的ISPD 2017(國際物理設計研討會(huì ))上，Intel技術(shù)制造部門(mén)的高級研究員Ian Young介紹了Intel對未來(lái)半導體工藝的一些探索，他們的終極目標是希望在使用當前工廠(chǎng)的情況下降低計算過(guò)程每一步的功耗。

　　說(shuō)得簡(jiǎn)單點(diǎn)就是Intel未來(lái)會(huì )進(jìn)一步降低計算中的功耗，而且是涉及到每個(gè)計算過(guò)程，但所有的前提就是兼容現在的半導體工廠(chǎng)——考慮到Intel每代工藝投資都是數十億甚至上百億美元，兼容現在的工廠(chǎng)也是非常正常的需求，這不僅是Intel的希望，整個(gè)半導體行業(yè)也沒(méi)誰(shuí)愿意放棄現有設備從零開(kāi)始使用全新的生產(chǎn)技術(shù)。

　　根據Ian Young所說(shuō)，Intel希望將電源電壓降至遠低于0.5V的水平，但是傳統的CMOS工藝下MOSFET每10年才能降低60mW是不可能實(shí)現這個(gè)目標的。此外，無(wú)論使用什么技術(shù)，都需要跟現有的CMOS共存，因為部分時(shí)鐘頻率、I/O模擬電路還是需要CMOS晶體管的。

　　對于后CMOS時(shí)代的技術(shù)路線(xiàn)，Ian Young稱(chēng)Intel至少有12種設想可以實(shí)現明顯降低電壓的情況下兼容現有半導體工廠(chǎng)，包括電子自旋、磁自旋、Orbitronic、鐵電(Ferroelectric)等等新技術(shù)新材料。根據Inel所說(shuō)，他們已經(jīng)測試了后CMOS時(shí)代邏輯電路各個(gè)操作的延遲及能量，了解了他們是如何運行的，建立了行為模型，理解了是如何實(shí)現比CMOS低得多的電壓等等問(wèn)題。

　　在應對未來(lái)的集成電路發(fā)展上，應該沒(méi)人質(zhì)疑Intel是有強大的技術(shù)實(shí)力的(還有一個(gè)是IBM)，不過(guò)話(huà)說(shuō)回來(lái)，CMOS時(shí)代終結還有較長(cháng)時(shí)間，Intel現在提到的10多種黑科技其實(shí)離工業(yè)化量產(chǎn)還有段距離，很多技術(shù)還是探索階段，下圖中讓普通人的物理老師都頭大的科技依然要等很久才能真正發(fā)揮作用。