基于多片高速D／A AD9739的多通道信號模擬器

摘要 多元陣天線(xiàn)陣列常被用于偵查和定位系統，相位差變化率則是單站無(wú)源定位中常用的觀(guān)測參數。文中介紹了一種基于A(yíng)D公司多片2.5 GSamplc·s-1的高速AD9739型號D/A轉換器，采用DDS技術(shù)的多通道信號模擬器。經(jīng)測試，該模擬器能較真實(shí)地模擬出，多元陣天線(xiàn)陣列所接收到的寬帶線(xiàn)性調頻信號波形的相位差變化信息。

在工程測試中，為了檢驗系統的性能及其指標，通常需要向系統提供一個(gè)真實(shí)或仿真的信號輻射源，由于通用的信號產(chǎn)生器難以滿(mǎn)足一些特定系統的要求，這就需要設計專(zhuān)用的信號模擬器。在某些定位系統的測試中，為了模擬多元天線(xiàn)陣列所接收到的信號，需設計一種多通道的信號模擬器。

在現代雷達技術(shù)中，脈內寬帶線(xiàn)性調頻信號是研究最早，應用最廣的信號之一。而產(chǎn)生線(xiàn)性調頻信號的方法主要有模擬法和數字法。模擬法一般是通過(guò)線(xiàn)性鋸齒電壓控制壓控振蕩器產(chǎn)生線(xiàn)性調頻信號或利用SAW器件作為展寬網(wǎng)絡(luò )產(chǎn)生調頻信號。

隨著(zhù)大規模集成電路的發(fā)展，DDS被廣泛應用于寬帶線(xiàn)性調頻信號的產(chǎn)生，使用該技術(shù)能產(chǎn)生任意波形，并能精確控制輸出波形的頻率、幅度和相位。目前，DDS法硬件方案主要有兩種：一種是DDS SASIC芯片法，即利用DSP或FPGA給內部集成DDS核以及高速D/A轉換器的DDS芯片送入控制字，可得到所需的信號;另一種是FPGA與高速D/A轉換器結合，由FPGA完成DDS核的功能，送高速D/A轉換器轉換為模擬信號，本系統即采用此種方法。

在單站無(wú)源定位技術(shù)中，常用的觀(guān)測參數有方向角、到達時(shí)間、頻率、頻率變化率、相位差變化率等。本文介紹的以4片D/A為基礎的4通道信號模擬器，主要模擬的是多元天線(xiàn)陣列所接收信號的相位差變化率。

1 原理分析

本文所用D/A為雙輸入端口，每個(gè)端口最高速率為1.25 GSample·s-1，DDR模式，FPGA采用普通I/O口傳輸方式無(wú)法直接輸出如此高速率的數據，則需通過(guò)多通道合成的并串轉換技術(shù)來(lái)實(shí)現。本方案中FPGA輸出端口工作在雙路端口速率為800 Mbit·s-1，采用8通道數據合成1通道的方式為4片D/A芯片提供數字波形數據，故FPGA需產(chǎn)生共32通道數據。D/A工作時(shí)鐘為1.667 GSample·s-1。

為合成寬帶線(xiàn)性調頻信號，假設其帶寬為B，起始頻率為f0，根據文獻的推導，對每個(gè)合成D/A芯片所需的波形數據8通道數據，第j個(gè)通道的初相和第i個(gè)采樣點(diǎn)的數據和頻率步進(jìn)碼分別為

其中，f1代表D/A的工作時(shí)鐘頻率;f2代表每個(gè)通道的工作時(shí)鐘頻率;j代表通道號;i是最終信號的第i個(gè)采樣時(shí)刻的數據，則

。根據式(1)和式(2)的計算結果，可由FPGA產(chǎn)生4組8個(gè)通道的信號數據，通過(guò)并串轉換輸出給D/A，由此可得到所需信號的基準信號。

在文中，相位差的特定關(guān)系即空中平臺飛行過(guò)程中天線(xiàn)陣列中的天線(xiàn)接收到同一輻射源的相位變化關(guān)系，具體算法如下：本文模擬的天線(xiàn)陣列是四元陣十字天線(xiàn)陣列，天線(xiàn)平面與空中平臺飛行軌跡成30°傾角，由空中平臺的飛行軌跡與目標輻射源的坐標可得天線(xiàn)平面中心點(diǎn)與目標輻射源每一個(gè)時(shí)刻的俯仰角和方位角，進(jìn)而可計算出目標輻射源發(fā)出的信號到達天線(xiàn)陣列中每個(gè)天線(xiàn)的時(shí)延τk，將時(shí)延τk轉換成相位差加入到FPGA產(chǎn)生的基準信號中，即可得到相位差實(shí)時(shí)變化且4路相位差之間有特定關(guān)系的4個(gè)通道信號。

2 硬件實(shí)現

硬件平臺主要包括Xilinx公司的VIRTEX-5系列FPGA XC5VLX30;4片AD公司的2.5 GPS D/A轉換器AD9739;AD公司的時(shí)鐘倍頻芯片ADF43 50;AD公司的時(shí)鐘Buffer芯片ADCLK944;TI公司的時(shí)鐘Buffer芯片CDCLVD1213及穩壓電源芯片等，其硬件原理框圖如圖1所示。

XC5VLX30 FPGA是Xilinx公司基于65 nm銅工藝技術(shù)的新一代FPGA，包含32個(gè)DSP 48E Slice，最大400個(gè)用戶(hù)可定義I/O以及最大1152個(gè)Block RAM，有6個(gè)時(shí)鐘管理模塊(CMT)，每個(gè)CMT包含有2個(gè)DCM和一個(gè)PLL。

AD9739是AD公司推出的一款高速、高性能的RF數模轉換器，雙通道14 bit LVDS數據輸入，內部采樣頻率可高達2.5 GSample·s-1，當工作在混合模式(MIX MODE)下，可將奈奎斯特二區或三區的輸出信號用作發(fā)射信號，以減少混頻環(huán)節。

ADF4350時(shí)鐘倍頻芯片內部NCO可將輸入時(shí)鐘倍頻到2.2～4.4 GHz，然后經(jīng)分頻得到所需的時(shí)鐘，系統采用1.6 GHz的時(shí)鐘信號。

ADCLK944時(shí)鐘Buffer芯片可輸入任意電平的時(shí)鐘，然后全部轉化為L(cháng)VPECL電平的時(shí)鐘輸出。CDCLVD1213時(shí)鐘Buffer則可輸入LVDS、LVPE CL或CML。

3 信號同步

在多通道信號模擬器的設計中，各通道之間的信號同步是重要的一環(huán)，在本系統中就是多片D/A之間的同步。

為實(shí)現這一目的，首先在硬件設計方面要做到如下等長(cháng)：時(shí)鐘Buffer ADCLK944供給4片AD9739時(shí)鐘的線(xiàn)路需做到等長(cháng);FPGA與AD9379之間的時(shí)鐘同步引腳DCO與DCI需分別等長(cháng);時(shí)鐘Buffer CDCLVD1213供給AD9739的同步時(shí)鐘線(xiàn)路需等長(cháng);FPGA與4片AD9739的數據輸入線(xiàn)路需全部等長(cháng)。

其次，在DA配置上，輸出同步信號(SYNC_OUT)的AD9739要配置成主模式(Master Mode)，其余的AD9739均配置成從模式(Slave Mode)。

最后，FPGA進(jìn)行相位補償，如圖1所示，通常情況下FPGA數據產(chǎn)生使用的是主片AD9739輸出的DCO時(shí)鐘，若經(jīng)過(guò)以上兩步，4片AD9739的輸出仍不同步，FPGA則可替換用其他從片AD9739輸出的DCO時(shí)鐘產(chǎn)生數據。若此時(shí)同步仍不理想，就需要在FPGA程序中進(jìn)行人工補償，即人為地在同步不佳的某一路中添加相位延遲，使其能達到同步效果。

4 測試數據

采用時(shí)鐘芯片提供AD9739 1.6 GHz的工作時(shí)鐘，AD9739工作于Normal Mode，利用上述硬件平臺實(shí)現初始頻率100 MHz，帶寬100 MHz，脈寬10 μs，各路信號間有一定相位關(guān)系的4通道線(xiàn)性調頻信號，其時(shí)域波形如圖2所示，用頻譜儀分析其中一路的頻域波形如圖3所示。本文最終產(chǎn)生的4路信號波形之間的相位差是一個(gè)變化過(guò)程，限于篇幅，無(wú)法將其變化過(guò)程詳細展現，取其中間某組脈沖信號將4路信號的脈沖起始處展開(kāi)，如圖4所示?？梢灾庇^(guān)地看出，4路信號對齊的效果良好，相位差存在且較為明顯。

5 結束語(yǔ)

將FPGA與多片高速D/A AD9739結合，經(jīng)信號同步，通過(guò)DDS產(chǎn)生中心頻率在0～800 MHz之間，調頻帶寬600 MHz以?xún)惹?路有一定相位關(guān)系的線(xiàn)性調頻信號，此方案在某空中平臺定位驗證系統中作為測試輻射源。經(jīng)驗證，此系統能良好地模擬多元天線(xiàn)陣列所接收到的信號，同時(shí)定位系統可根據模擬器的輸出信號定位出目標輻射源的位置參數。

本文多路信號之間只有相位信息不同，經(jīng)擴展后，亦可產(chǎn)生多路之間頻率、幅度、頻率變化率等參數不同的多路寬帶線(xiàn)性調頻信號，即在FPGA中使用DDS產(chǎn)生多路信號時(shí)使用不同的初始參數。受限于D/A的工作頻率，輸出的信號頻率較低。硬件布線(xiàn)未嚴格等長(cháng)以及元器件的誤差使4路同步信號的時(shí)間差在ns級以上，對于某些需要精確定位的系統并不適用。如何進(jìn)一步提高多通道之間的同步性，依然是探索研究的重要課題。