Synopsys占九成FinFET投片，Cadence趨于弱勢

新思科技(Synopsys)近日宣布其 Galaxy Design Platform 已支援全球九成的 FinFET 晶片設計量產(chǎn)投片(production tapeout)，目前已有超過(guò)20家業(yè)界領(lǐng)導廠(chǎng)商運用這個(gè)平臺，成功完成超過(guò)100件FinFET投片。
包括格羅方德半導體(GLOBALFOUNDRIE)、英特爾晶圓代工(Intel Custom Foundry)、三星電子(Samsung)等晶圓廠(chǎng)已經(jīng)利用Galaxy Design Platform為彼此之共同客戶(hù)如Achronix、創(chuàng )意電子(Global Unichip Corporation)、海思半導體(HiSilicon Technologies)、邁威爾科技(Marvell)、Netronome、NVIDIA以及三星電子等，進(jìn)行測試晶片(test chip)以及FinFET的量產(chǎn)投片，這些晶片被廣泛地應用于消費性電子、無(wú)線(xiàn)應用、繪圖、微處理器、網(wǎng)路裝置等領(lǐng)域。
以FinFET為基礎的制程節點(diǎn)(process node)技術(shù)能帶來(lái)多項優(yōu)勢，包括較佳的密度、較低的功耗以及較好的效能。Galaxy Design Platform實(shí)作工具的最新創(chuàng )新技術(shù)，能處理從平面(planar)移轉到3D電晶體(transistor)所產(chǎn)生的大量新設計規則，藉此達成前述 優(yōu)勢。
新思科技積極與晶圓廠(chǎng)合作夥伴維持全面性的合作關(guān)系，確保Galaxy Design Platform所有工具的更新，以便支援多重曝光(multi-patterning)、局部互聯(lián)(local interconnect)架構等FinFET裝置所帶來(lái)的制程變革。
Galaxy Design Platfor最新的工具包括：Design CompilerR 合成(synthesis) 解決方案、TetraMAXR ATPG、IC Compiler 及IC Compiler II 布局繞線(xiàn)解決方案、PrimeTimeR 簽核(signoff) 解決方案、StarRC 擷取(extraction)、HSPICER、CustomSim 及FineSim 模擬產(chǎn)品、Galaxy Custom DesignerR 電路圖(schematic)、Laker布局工具，以及IC Validator物理驗證(physical verification) 等。