基于EDA技術(shù)的電子設計要點(diǎn)

數字化是電子設計發(fā)展的必然趨勢，EDA 技術(shù)綜合了計算機技術(shù)、集成電路等在不斷向前發(fā)展，給電子設計領(lǐng)域帶來(lái)了一種全新的理念。本文筆者首先簡(jiǎn)單對EDA 技術(shù)的概念做了一個(gè)介紹，接著(zhù)詳細闡述了EDA 技術(shù)的幾種典型特點(diǎn)，討論了EDA技術(shù)在電子設計中的應用及一般流程，最后從細謹態(tài)度出發(fā)，根據經(jīng)驗，提出了幾點(diǎn)注意事項。

0 引言

21 世紀是信息的時(shí)代，各種電子技術(shù)都迅雷不及掩耳的速度更新發(fā)展，電腦、手機、DV 等已成為當代生活不可缺少的一部分，這些電子產(chǎn)品的功能日漸增多，性能越來(lái)越好，價(jià)格卻有減無(wú)增，探究其原因，集成電路制造技術(shù)的發(fā)展和電子設計技術(shù)的提高是兩大主流因素，集成電路制造技術(shù)以微細加工為主，電子設計技術(shù)以EDA 技術(shù)為核心。EDA 技術(shù)已成為當今電子技術(shù)發(fā)展的前沿之一，這是在各技術(shù)較先進(jìn)的國家的共同努力下取得的成果，CPLD、FPGA 可編程邏輯器件的應用，無(wú)疑為電子設計帶來(lái)了極大的靈活性和適用性。

1 EDA 技術(shù)的概念與特征

1.1 概念

EDA 技術(shù)即是電子設計自動(dòng)化技術(shù)，它由PLD 技術(shù)發(fā)展而來(lái)，可編程邏輯器件PLD 的應用與集成規模的擴大為數字系統的設計帶來(lái)了極大的方便和靈活性，變革了傳統的數字系統設計理念、過(guò)程、方法。通過(guò)對PLD 技術(shù)不斷地改進(jìn)提高，EDA 技術(shù)應運而生。

EDA 技術(shù)就是基于大規?？删幊唐骷?，以計算機為工具，根據硬件描述語(yǔ)言HDL 完成表達，實(shí)現對邏輯的編譯化簡(jiǎn)、分割、布局、優(yōu)化等目標的一門(mén)新技術(shù)，借助EDA 技術(shù)，操作者可以通過(guò)利用軟件來(lái)實(shí)現對硬件功能的一個(gè)描述，之后利用FPGA/CPLD 才可得到最終設計結果。

1.2 特征

1.2.1 全新的設計方法：自頂向下

傳統的電子設計方法一般多是“自底向上”的，通俗來(lái)說(shuō)就是在確定標準的通用的集成電路芯片之后，再行模塊設計，最終完成系統設計。這種設計長(cháng)期以來(lái)存在著(zhù)難以克服的缺陷，效率不高，容易出故障，所需元器件太多，消耗大……EDA 技術(shù)是對傳統電子設計方法的一種突破與變革，它的設計是“自頂向下”的，也即以系統設計為切入點(diǎn)，在設計之時(shí)就做好功能方框圖的劃分并完成各部分結構的規劃，在方框圖劃分階段完成仿真、糾錯工作，同時(shí)借助HDL 完成對高層次系統的邏輯描述，經(jīng)驗證后，借助綜合的優(yōu)化工具完成電子設計，借助EDA 技術(shù)，操作者可以通過(guò)利用軟件來(lái)實(shí)現對硬件功能的一個(gè)描述，之后利用FPGA/CPLD 才可得到最終設計結果。

這樣，我們可以發(fā)現，不論是仿真還是調試都是在初期在一個(gè)高層次上就完成了的，如此，既有助于及時(shí)發(fā)現結構設計上可能出現的錯誤，減少設計工作中的失誤，同時(shí)有效地提高了電子設計工作效率和成功率。

1.3 獨特的描述語(yǔ)言：硬件描述語(yǔ)言

EDA 技術(shù)以硬件描述語(yǔ)言HDL 為系統邏輯描述的主要表達方式，那么什么是硬件描述語(yǔ)言?它是相對于一般的計算機語(yǔ)言如C、Pascsl 來(lái)說(shuō)的，多應用于設計硬件電子系統，也屬計算機語(yǔ)言，它描述電子系統的邏輯功能、電路功能和連接方式。ABEL-HDL 和VHDL 是現今應用比較廣泛的兩種硬件描述語(yǔ)言，后者較前者應用更多。

ABEL 可以支持各種方式的輸入，所謂的輸入方式就是指電路系統設計的表達方式，包括真值表、狀態(tài)圖。它的描述具有很強的獨立性，與此同時(shí)，從寬口徑到系統它都能完成描述，因而可以適應不同規模的編程設計，利用標準格式設計還 可以轉換設計環(huán)境，對比VHDL 來(lái)說(shuō)，它的適用面要寬許多，使用操作靈活簡(jiǎn)單，要求也要寬松，易于速成。

1.4 典型的設計：ASIC

現在電子產(chǎn)品更新極快，復雜度也在不斷提高，有時(shí)候一個(gè)看起來(lái)比較簡(jiǎn)單電子系統它的組成也許是數萬(wàn)的中小規模集成電路，這樣就使電子系統經(jīng)常遭遇耗能高、可靠性低等問(wèn)題的挑戰。ASIC 芯片是對此問(wèn)題進(jìn)行改善的一個(gè)有效途徑。

它包涵了FPGA 和CPLD 器件，FPGA/CPLD 是實(shí)現EDA 的基礎，也是EDA 思想的最終表述手段，屬于高密度的可編程邏輯器件，一般像樣品的研制或者是批量不大的產(chǎn)品開(kāi)發(fā)它們都能適用，并且極大的縮短設計周期，削減開(kāi)銷(xiāo)，避免風(fēng)險，使產(chǎn)品能夠盡快上市。

FPGA 和CPLD 的結構有所不同，前者是標準的門(mén)陣列，而后者是與或陣列，但是二者的集成度及易用性都頗為相似，因而可以并駕齊驅。當然二者也有各自的特點(diǎn)，其差異表現在以下幾個(gè)方面：

(1)顆粒粗細不同。與CPLD 相比，FPGA 的顆粒相對細一些，它的一個(gè)顆粒只是邏輯宏單元，而CPLD 的則是邏輯宏塊。

(2)適用結構不同。FPGA 更適合應用于觸發(fā)器相對豐富的結構之中，CPLD 比較適合應用于觸發(fā)器有限但是積項特別豐富的結構之中。

(3)編程方式不同。FPGA 在邏輯門(mén)下就可以實(shí)現編程，多采用改變內部布線(xiàn)的方式，具備很強的靈活性。GPLD 只有在邏輯快下才可實(shí)現變成，多采用修改已經(jīng)固定了的內連電路的邏輯功能的方式，速度更快。

(4)功能消耗不同。FPGA 消耗小，CPLD 消耗比較而言大一些。

2 EDA 技術(shù)在電子設計中的應用

EDA 技術(shù)屬于一種層次比較高的電子設計方式，也可以稱(chēng)作系統級設計方法，它以概念來(lái)驅動(dòng)，電子設計工作者并不需要利用門(mén)級原理圖，只是針對確定了的設計目標就可以實(shí)現對電路的描述，這樣一來(lái)，就少了電路細節的約束和限制，使設計可以更多的放開(kāi)從而更具創(chuàng )造性，待設計人員有了概念構思之后，再講高層次描述輸入到計算機中去，EDA 系統在規則驅動(dòng)下就會(huì )自動(dòng)完成整個(gè)電子的設計。如此，新的概念就可以在段時(shí)間中就成為產(chǎn)品，基于EDA 技術(shù)的電子設計流程如圖1 所示：

可以看到電子EDA 技術(shù)設計的工作流程包括：系統劃分、VHDL 代碼或圖形的輸入、代碼級功能仿真、送配前時(shí)序仿真、編程下載、ASIC 實(shí)現。電子設計的第一步是借助文本或者是圖形編輯工具將設計呈現出來(lái)，即實(shí)現設計描述。第二步是借助編譯器實(shí)施錯排編譯，也即HDL 程序輸入，至于選擇那種輸入形式并不一定，一般設計的原理圖比較直觀(guān)，所以不難掌握，也不難被接受，并且編輯器中可供利用的單元器件非常多，這時(shí)候就給設計者提供了根據自己需要選擇表達的方式的機會(huì )，倘使是編譯文件是VHDL 文件，那么在進(jìn)行綜合之前還要進(jìn)行的一項重要工作就是仿真，就是把設計原程序送入VHDL仿真器之中，這個(gè)仿真過(guò)程可以有助于及時(shí)發(fā)現結構設計上可能出現的錯誤。第三步就是綜合，溝通軟件和硬件設計，待綜合后，就可以生成網(wǎng)表，針對網(wǎng)表，可以實(shí)施功能仿真，從而保證設計描述嚴格遵循并符合設計意圖，仿真功能實(shí)際上只是從邏輯功能上對電子設計進(jìn)行檢測，并不涉及器件的一些硬件方面的特性，例如典型的有延遲特性，一些不甚嚴格的設計，這一層仿真通?？梢允∪?。最后一步是編程下載，通過(guò)仿真確定設計正確無(wú)誤后，利用FPGA/CPLD 來(lái)完成邏輯映射操作，適配，最后利用JTAG 編程器或者其它下載設計項目到目標器件PFGA 之中，完成系統級設計。