Xilinx Foundation F3.1的結構及設計流程

關(guān)鍵詞：軟件；工具；編程；開(kāi)發(fā)設計

Ｘｉｌｉｎｘ Ｆｏｕｎｄａｔｉｏｎ Ｆ３．１是Ｘｉｌｉｎｘ公司主要的可編程器件開(kāi)發(fā)工具，它可用來(lái)開(kāi)發(fā)Ｘｉｌｉｎｘ公司的Ｓｐａｒ-ｔａｎ? Ｖｉｒｔｅｘ? ＸＣ３０００? ＸＣ４０００? ＸＣ５２００ 系列的ＦＰＧＡ芯片和ＸＣ９５００系列的ＣＰＬＤ芯片。該平臺功能強大，主要用于百萬(wàn)邏輯門(mén)級的設計和１Ｇｂ／ｓ的高速通信內核的設計。利用該系統可完成從設計構想到比特流下載的全部過(guò)程。該平臺以工程管理器為主界面，同時(shí)集成了Ｘｉｌｉｎｘ公司以及其他公司的一些優(yōu)秀軟件。

１　組成和功能

該系統由設計入口工具、設計實(shí)現工具、設計驗證工具三大部分構成。設計入口工具包括原理圖編輯器、有限狀態(tài)機編輯器、硬件描述語(yǔ)言（ＨＤＬ）編輯器、ＬｏｇｉＢＬＯＸ模塊生成器、Ｘｉｌｉｎｘ內核生成器等軟件。其功能是：接收各種圖形或文字的設計輸入，并最終生成網(wǎng)絡(luò )表文件。設計實(shí)現工具包括流程引擎、限制編輯器、基片規劃器、ＦＰＧＡ編輯器、ＦＰＧＡ寫(xiě)入器等軟件。設計實(shí)現工具用于將網(wǎng)絡(luò )表轉化為配置比特流，并下載到器件。設計驗證工具包括功能和時(shí)序仿真器、靜態(tài)時(shí)序分析器等，可用來(lái)對設計中的邏輯關(guān)系及輸出結果進(jìn)行檢驗，并詳盡分析各個(gè)時(shí)序限制的滿(mǎn)足情況。

２　設計入口工具的使用

該系統設計入口工具中的內核產(chǎn)生器是設計入口工具的重要部分。該部分可提供不少實(shí)用的模塊化內核，具體涉及數學(xué)函數生成、數字信號處理、標準總線(xiàn)、通信與網(wǎng)絡(luò )等領(lǐng)域。其中既有比較器、計數器、復用器、編碼譯碼器等通用內核，也有復數型快速傅立葉變換（ＦＦＴ）、有限沖擊響應濾波器?ＦＩＲ?、除法器、雙通道數字振蕩器等專(zhuān)用內核。用戶(hù)在使用時(shí)只要輸入幾個(gè)參數，即可自動(dòng)生成內核。使用內核產(chǎn)生器能大大擴展設計能力并提高效率?從而跨越眾多底層復雜構件的具體設計，并使系統級設計因此變得非?？尚?。

３　設計實(shí)現工具的使用

３．１ 使用限制編輯器

限制編輯器最簡(jiǎn)單的應用就是預先指定各信號的管腳號碼。它可以用來(lái)定義時(shí)間組及組時(shí)序限制，例如定義所有受ＣＬＫ４Ｘ控制的鎖存器和觸發(fā)器為高速時(shí)間組，同時(shí)定義該組所要求的建立時(shí)間和保持時(shí)間等。

３．２ 使用基片規劃器（ＦｌｏｏｒＰｌａｎｎｅｒ）

通過(guò)基片規劃器可以手工設定任意模塊（表現為元素集合）或元素在ＦＰＧＡ中的位置，以進(jìn)行最底層的布置。由于設計引擎的自動(dòng)布線(xiàn)有較大隨機性，它往往會(huì )把高速模塊的組成元素布得過(guò)于分散，從而使一些時(shí)序限制得不到滿(mǎn)足。因此，使用者可在基片規劃器中把高速模塊元素相對集中放置。另外，對于系統級設計，在基片規劃器中用手工對各子系統模塊進(jìn)行合理定位，也會(huì )有效提高系統性能和頻率上限。

４　設計流程

對于系統級設計，應使用基于原理圖的層次化設計，也就是以系統結構原理圖作為頂層圖，然后自上而下構造結構圖，同時(shí)自下而上進(jìn)行具體化（用ＨＤＬ語(yǔ)言或元件互連關(guān)系表示出來(lái)）并功能性地仿真每個(gè)模塊和子圖，以保證每層邏輯關(guān)系都正確。在根據頂層原理圖進(jìn)行具體化并進(jìn)行功能仿真后，添加必要的輸入輸出元件即可合成系統網(wǎng)絡(luò )表。之后，系統將自動(dòng)運行流程引擎（包括翻譯、映射、放置和布線(xiàn)、生成比特流），并利用流程引擎產(chǎn)生的時(shí)序信息進(jìn)行時(shí)序仿真和時(shí)序分析。最后，再用修改入口設計、設置各種屬性和限制、調整基片布局等方法修改設計，直到達到設計要求為止。在完成了上述全部工作之后，便可以將優(yōu)化后的配置比特流下載到ＰＲＯＭ芯片中。圖１給出了一個(gè)對ＦＰＧＡ進(jìn)行設計的流程圖。