基于FPGA的快速傅立葉變換

關(guān)鍵詞：FPGA FFT

傅立葉變換是數字信號處理中的基本操作，廣泛應用于表述及分析離散時(shí)域信號領(lǐng)域。但由于其運算量與變換點(diǎn)數Ｎ的平方成正比關(guān)系，因此，在Ｎ較大時(shí)，直接應用ＤＦＴ算法進(jìn)行譜變換是不切合實(shí)際的。然而，快速傅立葉變換技術(shù)的出現使情況發(fā)生了根本性的變化。本文主要描述了采用ＦＰＧＡ來(lái)實(shí)現２ｋ／４ｋ／８ｋ點(diǎn)ＦＦＴ的設計方法。

１　整體結構

一般情況下，Ｎ點(diǎn)的傅立葉變換對為：

其中，ＷＮ＝ｅｘｐ(－２ ｐｉ／Ｎ)。Ｘ(ｋ)和ｘ(ｎ)都為復數。與之相對的快速傅立葉變換有很多種,如ＤＩＴ(時(shí)域抽取法)、ＤＩＦ（頻域抽取法）、Ｃｏｏｌｅｙ－Ｔｕｋｅｙ和Ｗｉｎｏｇｒａｄ等。對于２ｎ傅立葉變換，Ｃｏｏｌｅｙ－Ｔｕｋｅｙ算法可導出ＤＩＴ和ＤＩＦ算法。本文運用的基本思想是Ｃｏｏｌｅｙ－Ｔｕｋｅｙ算法，即將高點(diǎn)數的傅立葉變換通過(guò)多重低點(diǎn)數傅立葉變換來(lái)實(shí)現。雖然ＤＩＴ與ＤＩＦ有差別，但由于它們在本質(zhì)上都是一種基于標號分解的算法，故在運算量和算法復雜性等方面完全一樣，而沒(méi)有性能上的優(yōu)劣之分，所以可以根據需要任取其中一種，本文主要以ＤＩＴ方法為對象來(lái)討論。

Ｎ＝８１９２點(diǎn)ＤＦＴ的運算表達式為：

式中，ｍ＝(４ｎ１＋ｎ２)(２０４８ｋ１＋ｋ２)(ｎ＝４ｎ１＋ｎ２，ｋ＝２０４８ｋ１＋ｋ２)其中ｎ１和ｋ２可?。?１,．．．,２０４７,ｋ１和ｎ２可?。?１,２,３。

由式（３）可知，８ｋ傅立葉變換可由４２ｋ的傅立葉變換構成。同理，４ｋ傅立葉變換可由２２ｋ的傅立葉變換構成。而２ｋ傅立葉變換可由１２８１６的傅立葉變換構成。１２８的傅立葉變換可進(jìn)一步由１６８的傅立葉變換構成，歸根結底，整個(gè)傅立葉變換可由基２、基４的傅立葉變換構成。２ｋ的ＦＦＴ可以通過(guò)５個(gè)基４和１個(gè)基２變換來(lái)實(shí)現；４ｋ的ＦＦＴ變換可通過(guò)６個(gè)基４變換來(lái)實(shí)現；８ｋ的ＦＦＴ可以通過(guò)６個(gè)基４和１個(gè)基２變換來(lái)實(shí)現。也就是說(shuō)：ＦＦＴ的基本結構可由基２／４模塊、復數乘法器、存儲單元和存儲器控制模塊構成，其整體結構如圖１所示。

圖１中，ＲＡＭ用來(lái)存儲輸入數據、運算過(guò)程中的中間結果以及運算完成后的數據，ＲＯＭ用來(lái)存儲旋轉因子表。蝶形運算單元即為基２／４模塊，控制模塊可用于產(chǎn)生控制時(shí)序及地址信號，以控制中間運算過(guò)程及最后輸出結果。

２　蝶形運算器的實(shí)現

基４和基２的信號流如圖２所示。圖中，若Ａ＝ｒ０＋ｊ＊ｉ０，Ｂ＝ｒ１＋ｊ＊ｉ１，Ｃ＝ｒ２＋ｊ＊ｉ２，Ｄ＝ｒ３＋ｊ＊ｉ３是要進(jìn)行變換的信號，Ｗｋ０＝ｃ０＋ｊ＊ｓ０＝１，Ｗｋ１＝ｃ１＋ｊ＊ｓ１，Ｗｋ２＝ｃ２＋ｊ＊ｓ２，Ｗｋ３＝ｃ３＋ｊ＊ｓ３為旋轉因子，將其分別代入圖２中的基４蝶形運算單元，則有：

Ａ′＝[ｒ０＋(ｒ１ｃ１－ｉ１ｓ１)＋(ｒ２ｃ２－ｉ２ｓ２)＋(ｒ３ｃ３－ｉ３ｓ３)]＋ｊ[ｉ０＋(ｉ１ｃ１＋ｒ１ｓ１)＋(ｉ２ｃ２＋ｒ２ｓ２)＋(ｉ３ｃ３＋ｒ３ｓ３)]? ?。ǎ矗?/P>

Ｂ′＝[ｒ０＋(ｉ１ｃ１＋ｒ１ｓ１)－(ｒ２ｃ２－ｉ２ｓ２)－(ｉ３ｃ３＋ｒ３ｓ３)]＋ｊ[ｉ０－(ｒ１ｃ１－ｉ１ｓ１)－(ｉ２ｃ２＋ｒ２ｓ２)＋(ｒ３ｃ３－ｉ３ｓ３)] 　(５）

Ｃ′＝[ｒ０－(ｒ１ｃ１－ｉ１ｓ１)＋(ｒ２ｃ２－ｉ２ｓ２)－(ｒ３ｃ３－ｉ３ｓ３)]＋ｊ[ｉ０－(ｉ１ｃ１＋ｒ１ｓ１)＋(ｉ２ｃ２＋ｒ２ｓ２)－(ｉ３ｃ３＋ｒ３ｓ３)] （６）

Ｄ′＝[ｒ０－(ｉ１ｃ１＋ｒ１ｓ１)－(ｒ２ｃ２－ｉ２ｓ２)＋(ｉ３ｃ３＋ｒ３ｓ３)]＋ｊ[ｉ０＋(ｒ１ｃ１－ｉ１ｓ１)－(ｉ２ｃ２＋ｒ２ｓ２)－(ｒ３ｃ３－ｉ３ｓ３)]? （７）

而在基２蝶形中，Ｗｋ０和Ｗｋ２的值均為１，這樣，將Ａ，Ｂ，Ｃ和Ｄ的表達式代入圖２中的基２運算的四個(gè)等式中，則有：

Ａ′＝ｒ０＋(ｒ１ｃ１－ｉ１ｓ１)＋ｊ[ｉ０＋(ｉ１ｃ１＋ｒ１ｓ１)]? （８）

Ｂ′＝ｒ０－ (ｒ１ｃ１－ｉ１ｓ１)＋ｊ[ｉ０－(ｉ１ｃ１＋ｒ１ｓ１)] ?。ǎ梗?/P>

Ｃ′＝ｒ２＋(ｒ３ｃ３－ｉ３ｓ３)＋ｊ[ｉ０＋(ｉ３ｃ３＋ｒ３ｓ３)]? （１０）

Ｄ′＝ｒ２－(ｒ３ｃ３－ｉ３ｓ３)＋ｊ[ｉ０－(ｉ３ｃ３＋ｒ３ｓ３)]? （１１）

在上述式（４）～（１１）中有很多類(lèi)同項，如ｉ１ｃ１＋ｒ１ｓ１和ｒ１ｃ１－ｉ１ｓ１等，它們僅僅是加減號的不同，其結構和運算均類(lèi)似，這就為簡(jiǎn)化電路提供了可能。同時(shí)，在蝶形運算中，復數乘法可以由實(shí)數乘法以一定的格式來(lái)表示，這也為設計復數乘法器提供了一種實(shí)現的途徑。

以基４為例，在其運算單元中，實(shí)際上只需做三個(gè)復數乘法運算，即只須計算ＢＷｋ１、ＣＷｋ２和ＤＷｋ３的值即可，這樣在一個(gè)基４蝶形單元里面，最多只需要３個(gè)復數乘法器就可以了。在實(shí)際過(guò)程中，在不提高時(shí)鐘頻率下，只要將時(shí)序控制好?便可利用流水線(xiàn)（Ｐｉｐｅｌｉｎｅ）技術(shù)并只用一個(gè)復數乘法器就可完成這三個(gè)復數乘法，大大節省了硬件資源。

圖2 基2和基4蝶形算法的信號流圖

３?。疲疲缘牡刂?/B>

ＦＦＴ變換后輸出的結果通常為一特定的倒序,因此，幾級變換后對地址的控制必須準確無(wú)誤。

倒序的規律是和分解的方式密切相關(guān)的，以基８為例，其基本倒序規則如下：

基８可以用２２２三級基２變換來(lái)表示，則其輸入順序則可用二進(jìn)制序列（ｎ１ ｎ２ ｎ３）來(lái)表示，變換結束后，其順序將變?yōu)椋ǎ睿?ｎ２ ｎ１），如：Ｘ?０１１?→ ｘ?１１０?，即輸入順序為３，輸出時(shí)順序變?yōu)椋丁?/P>

更進(jìn)一步，對于基１６的變換，可由２２２２，４４，４２２等形式來(lái)構成，相對于不同的分解形式，往往會(huì )有不同的倒序方式。以４４為例，其輸入順序可以用二進(jìn)制序列（ｎ１ ｎ２ ｎ３ ｎ４）來(lái)表示變換結束后，其順序可變?yōu)椋ǎǎ睿?ｎ４）（ｎ１ ｎ２）），如： Ｘ?０１１１?→ ｘ?１１０１?。即輸入順序為７，輸出時(shí)順序變?yōu)椋保场?/P>

在２ｋ／４ｋ／８ｋ的傅立葉變換中，由于要經(jīng)過(guò)多次的基４和基２運算，因此，從每次運算完成后到進(jìn)入下一次運算前，應對運算的結果進(jìn)行倒序，以保證運算的正確性。

４　旋轉因子

Ｎ點(diǎn)傅立葉變換的旋轉因子有著(zhù)明顯的周期性和對稱(chēng)性。其周期性表現為：

FFT之所以可使運算效率得到提高，就是利用

ＦＦＴ之所以可使運算效率得到提高，就是利用了對稱(chēng)性和周期性把長(cháng)序列的ＤＦＴ逐級分解成幾個(gè)序列的ＤＦＴ，并最終以短點(diǎn)數變換來(lái)實(shí)現長(cháng)點(diǎn)數變換。

根據旋轉因子的對稱(chēng)性和周期性，在利用ＲＯＭ存儲旋轉因子時(shí)，可以只存儲旋轉因子表的一部分，而在讀出時(shí)增加讀出地址及符號的控制，這樣可以正確實(shí)現ＦＦＴ。因此,充分利用旋轉因子的性質(zhì)，可節?。罚埃ヒ陨洗鎯卧?。

實(shí)際上，由于旋轉因子可分解為正、余弦函數的組合，故ＲＯＭ中存的值為正、余弦函數值的組合。對２ｋ／４ｋ／８ｋ的傅立葉變換來(lái)說(shuō)，只是對一個(gè)周期進(jìn)行不同的分割。由于８ｋ變換的旋轉因子包括了２ｋ／４ｋ的所有因子，因此，實(shí)現時(shí)只要對讀ＲＯＭ的地址進(jìn)行控制，即可實(shí)現２ｋ／４ｋ／８ｋ變換的通用。

５　存儲器的控制

因ＦＦＴ是為時(shí)序電路而設計的，因此，控制信號要包括時(shí)序的控制信號及存儲器的讀寫(xiě)地址，并產(chǎn)生各種輔助的指示信號。同時(shí)在計算模塊的內部，為保證高速，所有的乘法器都須始終保持較高的利用率。這意味著(zhù)在每一個(gè)時(shí)鐘來(lái)臨時(shí)都要向這些單元輸入新的操作數，而這一切都需要控制信號的緊密配合。

為了實(shí)現ＦＦＴ的流形運算，在運算的同時(shí)，存儲器也要接收數據。這可以采用乒乓ＲＡＭ的方法來(lái)完成。這種方式?jīng)Q定了實(shí)現ＦＦＴ運算的最大時(shí)間。對于４ｋ操作，其接收時(shí)間為４０９６個(gè)數據周期，這樣?ＦＦＴ的最大運算時(shí)間就是４０９６個(gè)數據周期。另外，由于輸入數據是以一定的時(shí)鐘為周期依次輸入的，故在進(jìn)行內部運算時(shí)，可以用較高的內部時(shí)鐘進(jìn)行運算，然后再存入ＲＡＭ依次輸出。

為節省資源，可對存儲數據ＲＡＭ采用原址讀出原址寫(xiě)入的方法，即在進(jìn)行下一級變換的同時(shí)，首先應將結果回寫(xiě)到讀出數據的ＲＡＭ存貯器中；而對于ＲＯＭ，則應采用與運算的數據相對應的方法來(lái)讀出存儲器中旋轉因子的值。

在２ｋ／４ｋ／８ｋ傅立葉變換中，要實(shí)現通用性，控制器是最主要的模塊。２ｋ、４ｋ、８ｋ變換具有不同的內部運算時(shí)間和存儲器地址，在設計中，針對不同的點(diǎn)數應設計不同的存儲器存取地址，同時(shí)，在完成變換后，還要對開(kāi)始輸出有用信號的時(shí)刻進(jìn)行指示。

６　硬件的選擇

本設計的硬件實(shí)現選用的是現場(chǎng)可編程門(mén)陣列(ＦＰＧＡ)來(lái)滿(mǎn)足較高速度的需要。本系統在設計時(shí)選用的是ＡＬＴＥＲＡ公司的ＳＴＲＡＴＩＸ芯片，該芯片中包含有ＤＳＰ單元，可以完成較為耗費資源的乘法器單元。同時(shí)，該器件也包含有大量存儲單元，從而可保證旋轉因子的精度。

除了一些專(zhuān)用引腳外，ＦＰＧＡ上幾乎所有的引腳均可供用戶(hù)使用，這使得ＦＰＧＡ信號處理方案具有非常好的Ｉ／Ｏ帶寬。大量的Ｉ／Ｏ引腳和多塊存儲器可使設計獲得優(yōu)越的并行處理性能。其獨立的存儲塊可作為輸入／工作存儲區和結果的緩存區，這使得Ｉ／Ｏ可與ＦＦＴ計算同時(shí)進(jìn)行。在實(shí)現的時(shí)間方面，該設計能在４０９６個(gè)時(shí)鐘周期內完成一個(gè)４０９６點(diǎn)的ＦＦＴ。若采用１０ＭＨｚ的輸入時(shí)鐘，其變換時(shí)間在２００μｓ左右。而由于最新的ＦＰＧＡ使用了ＭｕｌｔｉＴｒａｃｋ互連技術(shù)，故可在２５０ＭＨｚ以下頻率穩定地工作，同時(shí)，ＦＦＴ的實(shí)現時(shí)間也可以大大縮小。

ＦＦＴ運算結果的精度與輸入數據的位數及運算過(guò)程中的位數有關(guān)，同時(shí)和數據的表示形式也有很大關(guān)系。一般來(lái)說(shuō)，浮點(diǎn)方式比定點(diǎn)方式精度高。而在定點(diǎn)計算中，存儲器數據的位數越大，運算精度越高，使用的存儲單元和邏輯單元也越多。在實(shí)際應用中，應根據實(shí)際情況折衷選擇精度和資源。本設計通過(guò)ＭＡＴＬＡＢ進(jìn)行仿真證明：其實(shí)現的變換結果與ＭＡＴＬＡＢ工具箱中的ＦＦＴ函數相比，信噪比可以達到６５ｄｂ以上，完全可以滿(mǎn)足一般工程的實(shí)際應用要求。