一種基于FPGA的PXA270外設時(shí)序轉換接口設計

1 引言
ARCNET協(xié)議應用于高速動(dòng)車(chē)組列車(chē)通信網(wǎng)絡(luò )時(shí)，產(chǎn)生中央控制單元處理器PXA270與專(zhuān)用協(xié)議控制器件COM20020相連的時(shí)序不匹配問(wèn)題，若用通用數字電路模塊進(jìn)行時(shí)序轉換，PXA270需占用PXA270專(zhuān)門(mén)的資源(CPU時(shí)間片)對 COM20020的寄存器、數據包緩沖區進(jìn)行低速讀寫(xiě)訪(fǎng)問(wèn)(對COM20020的相鄰兩次讀操作相隔至少300 ns)，這樣將增加處理器的負擔?；谶@種現狀，提出一種基于FPGA的PXA270外設時(shí)序轉換接口設計方案，以FPGA為橋梁進(jìn)行時(shí)序轉換，并增加存儲器直接訪(fǎng)問(wèn)DMA(Direct Memory Aeeess)功能，即FPGA自動(dòng)完成數據包的收發(fā)工作，PXA270則只需高速讀寫(xiě)訪(fǎng)問(wèn)FPGA中的同步雙口RAM。

2 時(shí)序轉換接口整體設計
2．1 FPGA對外接白
采用FPGA連接PXA270處理器與外設以解決PXA270處理器與外設直接連接時(shí)的時(shí)序不匹配問(wèn)題。如圖1所示，FPGA從PXA270處理器獲得地址總線(xiàn)(ADDRBUS[17..14]， ADDRBUS[9..0])，片選信號(SYSCS5)，讀允許(SYSOE)，寫(xiě)允許(SYSWE)，并提供雙向數據端口DATABUS[7..0] (可根據實(shí)際應用修改為32位或16位等)，中斷(interrupt)；同時(shí)，FPGA向COM20020提供特定的總線(xiàn)接口，包括 COM20020_DS，COM20020_CS，COM20020_DIR，COM20020_DATABUS [7..0]，COM20020_ADDRBUS[2..0]等。

2．2 內部功能實(shí)現
PXA270和外設之間的連接是將FPGA中的雙口RAM作為數據中轉站，以此間接相連。該設計由以下4個(gè)功能模塊組成。
(1)PXA270對外設指定寄存器單次寫(xiě)操作PXA270先將所要寫(xiě)的數據送人雙口RAM，然后PXA270向FPGA的命令寄存器寫(xiě)入對該外設指定寄存器的單次寫(xiě)指令，然后FP-GA根據接收到的命令將RAM中的數據輸出到外設數據總線(xiàn)，同時(shí)給出對外設的寫(xiě)時(shí)序。