一種基于FPGA的PXA270外設時(shí)序轉換接口設計
圖3為COM20020的時(shí)序原理圖,從時(shí)序分析可得出如下設計方案:DIR用于指示操作是讀還是寫(xiě),DIR=‘1’為讀,否則為寫(xiě)。在操作前先對DIR 賦值;在EN有效時(shí)選擇CS,CLK的下一次上升沿變?yōu)橛行?。這樣是給寫(xiě)操作對COM20020數據總線(xiàn)準備數據之用,不影響讀操作;DS選擇在CS有效的下一個(gè)CLK上升沿變?yōu)橛行?,但在CS無(wú)效前兩個(gè)時(shí)鐘周期給出上升沿,以滿(mǎn)足“片選信號CS必須先于DS至少5 ns,并且只能在DS無(wú)效之后恢復為高電平”,并且DS中間應有至少60 ns的時(shí)鐘寬度,因而保持3個(gè)CLK周期有效。圖4為CommandGenerator時(shí)序仿真圖。采用計數器進(jìn)行時(shí)序同步。以下給出VHDL源代碼。本文引用地址:http://dyxdggzs.com/article/191920.htm
相關(guān)推薦技術(shù)專(zhuān)區
|
評論