基于TMS320C6713和FPGA的數字電源控制模塊設計

2.2 FPGA控制單元

FPGA控制單元的功能是由主處理器調整后的數據產(chǎn)生數字PWM波，是實(shí)現電源高精度控制的關(guān)鍵，同時(shí)利用其強大的邏輯控制功能，譯碼信號作為外擴存儲器控制信號。

選用ALTERA-p.htm target=_blank title=ALTERA貨源和PDF資料>ALTERA公司的ACEX1K30芯片，是一種片上可編程系統（SOPC）單芯片，具有很高的密度，典型邏輯門(mén)達到1萬(wàn)到10萬(wàn)門(mén)，工作頻率可達250MHz，很低的電源功耗，具有豐富的可編程I/O引腳，能夠以2.5V、3.3V、5V等多種電壓驅動(dòng)或被驅動(dòng)，使用方便靈活。
2.3 CPLD控制單元

CPLD控制單元的主要功能是控制和協(xié)調DSP和ADC之間的數據及控制信號的傳送和處理，同時(shí)與背板通過(guò)VME總線(xiàn)進(jìn)行通訊。

CPLD選用Altera公司的EPM7128AE一144型號PLD器件。3．3V 電源供電；工作頻率高達227．3MHz；可編程調節的芯片管腳。

2.4 模數轉換單元

A/D單元將采集的電源狀態(tài)的模擬信號轉化為數字信號，送入DSP主處理器，與給定的電源數字量比較，通過(guò)PID算法調整數據，決定PWM的寬度。

AD公司的AD7655芯片，具有4通道16位轉換率精度；兩個(gè)跟蹤保持放大器；沒(méi)有傳輸延遲；模擬輸出電壓范圍0―5V；并行/串行5V/3V數據接口，與DSP接口兼容；單電源5V供電，正常模式下1MSPS數據吞吐率。

3、 軟件設計

設計中系統軟件采用模塊化設計思想，包括DSP系統控制程序、PID控制算法程序以及采用VHDL語(yǔ)言編寫(xiě)的數字PWM程序和背板接口程序。DSP芯片的軟件需要代碼生成工具和代碼調試工具。生成工具是將用高級語(yǔ)言編寫(xiě)的DSP程序轉化為可執行的DSP芯片目標代碼程序。軟件開(kāi)發(fā)基于TI公司的CCStudio，它提供圖形化的編輯、編譯、匯編、連接和調試環(huán)境以及友好熟悉的操作界面。利用CCS能夠加快軟件開(kāi)發(fā)周期，提高效率。

DSP系統初始化完成對電源控制模塊電路的初始化和DSP工作模式選擇、相關(guān)的寄存器初始化、ADC初始化、指定接收數據緩沖區地址、串行口和主機口的初始化等?？刂破魉惴ǖ脑O計是系統的關(guān)鍵，它的性能如何直接影響電源的性能指標。本系統采用了常規PID算法加PWM前饋的控制方案，構成復合控制來(lái)縮短系統的調節時(shí)間。

用VHDL實(shí)現FPGA和CPLD的內部邏輯實(shí)現，VHDL是用來(lái)描述從抽象到具體硬件級別的工業(yè)標準語(yǔ)言，已經(jīng)成為統一的硬件設計工具。VHDL其設計方法的靈活性、可移植性都非常好，對設計的仿真方面同圖形化硬件描述方法一樣都很優(yōu)秀，設計效率在大規模設計時(shí)明顯優(yōu)于原理圖設計?？刂葡到y中FPGA主要完成數字PWM波的生成，而CPLD主要是完成上位機與下位機DSP之間的高速數據通訊，使用DSP的主機口來(lái)實(shí)現。