<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 應對FPGA/SDI子系統中的高速板布局挑戰

應對FPGA/SDI子系統中的高速板布局挑戰

作者： 時(shí)間：2011-01-03 來(lái)源：網(wǎng)絡(luò ) 收藏

圖2 SDI端口和SMPTE限制值的輸入回波損耗圖

圖3 典型SDI電路（僅顯示高速信號路徑）

圖4 具有75和100跡線(xiàn)單獨接地參考的板堆疊

BNC連接器的布局

很多SDI板的常見(jiàn)問(wèn)題是使用非優(yōu)化BNC連接器布局，因此產(chǎn)生嚴重的阻抗失配、無(wú)法滿(mǎn)足回波損耗要求，并削弱了設備的信號保真度。圖5顯示板的橫截面，其中12密爾寬的微帶線(xiàn)連接到50密爾寬的邊沿安裝BNC焊盤(pán)上。接地面被置于頂部跡線(xiàn)下的絕緣距離點(diǎn)上，以實(shí)現目標跡線(xiàn)阻抗。連接器的接合焊盤(pán)是寬微帶線(xiàn)，因此焊盤(pán)的特征阻抗略低于跡線(xiàn)阻抗。焊盤(pán)具有較大的阻抗降，從而影響回波損耗和限制跡線(xiàn)的傳輸帶寬。

圖5還顯示了通孔BNC布局的橫截面。內接地和供電面與鍍通孔絕緣，以避免短路。圓柱孔帶有一定的電感。每個(gè)接地或供電面的鍍通孔都具有寄生電容。小間隔的大鍍通孔將抑制容易造成大組抗降的多余電容。圖6顯示具有60密爾孔和20密爾間隔的設計不佳通孔BNC的阻抗形態(tài)，圖中顯示了鍍通孔的阻抗從75跡線(xiàn)下降到40。


圖5 BNC布局的橫截面圖

圖6 設計不佳的通孔BNC的阻抗形態(tài)

設計良好的BNC布局

設計良好的BNC布局的目標是避免BNC布局與連接到布局的跡線(xiàn)間產(chǎn)生過(guò)多的阻抗失配，可以遵循信號路徑查找板結構變化可能導致的阻抗失配。時(shí)域反射計是能夠確定阻抗失配發(fā)生位置的儀器?？梢允褂秒姶欧抡嫫鳈z查板布局設計中的阻抗變化。如果阻抗過(guò)低，應設計能夠抵消過(guò)多電容的板結構；如果阻抗過(guò)高，應增加額外寄生電容使阻抗值接近目標值。通過(guò)正確的電感和電容值，可以建立具有所需特征阻抗的通孔BNC布局。圖7顯示良好的通孔BNC布局示例，圖8顯示非常接近75目標值布局的阻抗。

圖7 良好通孔BNC布局的頂視圖

圖8 良好通孔BNC布局的阻抗形態(tài)

FPGA/SDI板的布局指導原則

FPGA/SDI板的數據傳輸率低于3Gb/s，信號轉換時(shí)間約為100微微秒。SDI板布局的難點(diǎn)不在于速度，而在于計劃一種布局策略以最大限度減少與75SDI端口很多外部元件的阻抗失配，設計大BNC控制器的受控阻抗布局和實(shí)施支持75和100跡線(xiàn)的板堆疊?？梢酝ㄟ^(guò)遵循以下這些簡(jiǎn)單的布局指導原則解決這些難點(diǎn)：

關(guān)鍵詞： FPGA SDI 子系統 高速板

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>