應對FPGA/SDI子系統中的高速板布局挑戰

簡(jiǎn)介

電視和影院已經(jīng)進(jìn)入數字時(shí)代。視頻圖像曾以標準傳輸率(270Mb/s)傳輸，后來(lái)升級到高傳輸率(1.485Gb/s)，現在已上升到3Gb/s。更高傳輸率實(shí)現了更高分辨率的娛樂(lè )圖像傳輸，但同時(shí)也使硬件工程師和物理布局設計師面臨著(zhù)更大的挑戰。很多視頻系統都采用多功能FPGA和多傳輸率SDI集成電路，以支持高性能專(zhuān)業(yè)視頻在長(cháng)距離的傳輸。FPGA需要高密度、細跡線(xiàn)寬度的傳輸，而高速模擬SDI傳輸需要阻抗匹配和信號保真。本論文概述了硬件工程師面臨的挑戰，并為處理這些挑戰提供了建議。

FPGA/SDI子系統

在典型的FPGA/SDI板中，數字視頻信號在BNC（卡拴式同軸接頭）與高性能SDI75跡線(xiàn)模擬集成電路之間傳輸。FPGA和SDI集成電路之間的互連包含通過(guò)FPGA細間距球柵發(fā)送的多對100差分信號。其中一個(gè)布局難點(diǎn)是75單端跡線(xiàn)和100差分跡線(xiàn)的共存。通常，這兩種跡線(xiàn)在元件所在頂層上傳輸。適合75的跡線(xiàn)寬度對于100跡線(xiàn)可能過(guò)寬。圖1是FPGA/SDI的示意框圖，顯示75和100的兩個(gè)區。


圖1 典型FPGA/SDI框圖

SDI布局難點(diǎn)

電影與電視工程師學(xué)會(huì )(SMPTE)發(fā)布了同軸電纜上數字視頻的傳輸標準。規定信號幅值為800mV±10%。必須通過(guò)芯片外的75±1%精確終端電阻器滿(mǎn)足此幅值要求。SMPTE標準還包含輸入和輸出的回波損耗要求，基本規定了輸入或輸出端口如何近似于75網(wǎng)絡(luò )。圖2顯示SMPTE對回波損耗的要求。

芯片外阻抗平衡網(wǎng)絡(luò )由電感器和并聯(lián)電阻器構成，通常用于抵消SDI集成電路的輸入或輸出電容。大交流耦合電容器(4.7µF)通常用于傳輸SDI串行位流，以避免低頻直流漂移。如圖3所示，75跡線(xiàn)的SDI集成電路及其BNC連接器之間附有多個(gè)芯片外無(wú)源元件。每個(gè)元件都具有串聯(lián)寄生電感，每個(gè)元件焊盤(pán)又具有并聯(lián)寄生電容，從而影響與75匹配的總阻抗。SDI布局的難點(diǎn)在于最大限度減少外部無(wú)源元件在75SDI端口造成的阻抗失配。

選擇FPGA/SDI子系統的板堆疊

應該使用什么跡線(xiàn)寬度 在小于3Gb/s的SDI速度中，銅損耗很小，并不構成選擇跡線(xiàn)寬度的重要考慮因素。選擇略小于元件接合焊盤(pán)的跡線(xiàn)寬度更為重要，以最大限度減少阻抗失配。0402尺寸的無(wú)源元件需要20密爾x25密爾的接合焊盤(pán)，以使15密爾到20密爾的跡線(xiàn)寬度最適合于75SDI跡線(xiàn)。

為了便于傳輸和偏斜匹配，FPGA的100差分信號使用細跡線(xiàn)寬度傳輸。寬松的耦合跡線(xiàn)通常用于避免較大的阻抗變化，而分支出的緊密耦合跡線(xiàn)則連接到終端電阻器或交流耦合電容器。

圖4顯示了適用于FPGA和SDI信號傳輸的板堆疊。在此堆疊中，SDI信號跡線(xiàn)采用在第4層以GND2為基準的75單端微帶線(xiàn)。GND2是在第4信號層形成的金屬島。第2和第3層的金屬（GND1和VCC面）在75跡線(xiàn)區被移除，以使其不會(huì )降低跡線(xiàn)的特征阻抗。FPGA的100差分跡線(xiàn)是在第2層以GND1為基準的寬松耦合微帶線(xiàn)。兩個(gè)接地基準（GND1和GND2）通過(guò)接地縫補鍍通孔相連。此板堆疊排列允許通過(guò)調節絕緣長(cháng)度h2自由選擇75跡線(xiàn)的寬度，以及通過(guò)調節h1自由選擇100跡線(xiàn)的寬度。