基于FPGA的電臺接口轉換模塊設計
加入技術(shù)交流群
3 FIR陷波濾波器的設計
窗函數設計法在設計常用FIR數字濾波器中有非常廣泛的應用，正確的選擇窗函數可以提高所設計的數字濾波器的性能，或者在滿(mǎn)足技術(shù)指標的條件下，減少FIR數字濾波器的階數。窗函數設計法主要目標是獲得最窄的主瓣寬度和盡可能大的旁瓣衰減。若阻帶衰減不高，則濾除不干凈，衰減過(guò)高，可能將有用信號也一并濾除。據資料可知，矩形窗、漢寧窗的阻帶衰減很低，海明窗較好一點(diǎn)，布萊克曼窗應該是最恰當的。
圖3是加布萊克曼窗后的陷波濾波器，采用Matlab工具產(chǎn)生，橫坐標為頻率范圍，縱坐標為各頻率點(diǎn)上的幅度。本文引用地址：http://dyxdggzs.com/article/191203.htm
由圖3可知，陷波濾波器在頻率為2 kHz的地方幅度最低，達-60 dB，其過(guò)渡帶寬200 Hz，大體上能滿(mǎn)足設計的需求。
4 Cordic算法實(shí)現求模
目前實(shí)現Cordic算法主要有兩種基本的結構：較為簡(jiǎn)潔的狀態(tài)機和高速全流水線(xiàn)處理器。在此采用高速全流水線(xiàn)處理器。在流水線(xiàn)結構中，各階段數據處理不影響后面數據的輸入，在每個(gè)時(shí)鐘周期到來(lái)是將各階段的數據不斷前移，后面的數據不斷輸入，猶如一個(gè)FIFO緩沖期，在每個(gè)時(shí)鐘周期到來(lái)時(shí)地址不斷向前移一位，后來(lái)的數據不斷的往里輸，在各時(shí)鐘周期不同地址間數據不會(huì )相互影響。這就保證了實(shí)時(shí)系統的數據能不斷地流入而不會(huì )導致沖突。圖4所示為5級迭代快速Cordic流水線(xiàn)結構：
如圖5所示，采用QuartusⅡ的SignalTap采集的數據，經(jīng)計算其準確率高達98％以上，能夠滿(mǎn)足設計的需求。根據圖5所示計算mmsource_ exp信號，此信號是指數修正信號，是有符號型，將其轉換成十進(jìn)制數的-2。先計算頭二組mmsource_real信號和mmource_imag信號數據。它們也是有符號數，因此將其轉化為十進(jìn)制數，轉換結果為{-1，-80；-2，-17；-11，-53；26，-51}，而根據Cordic算法得出的結果從圖5中讀出，依次為{5 209；1 113；3 517；3 723}。而實(shí)際經(jīng)模修改后得到的標準值分別為{5 120；1 088；5 317；3 648}。
評論